作成者: AMD
Virtex™ UltraScale+™ HBM デバイス向けに提供されている RAMA IP は、AXI ファブリックのマスターと HBM AXI スレーブのインフラ間に配置されます。
HBM IP へのランダム アクセス マスターで使用されるスレッド合成およびリオーダリング アタッチメント IP。
全体的な HBM の帯域幅を向上させるため、シングルスレッドのランダム アクセス マスターで使用。
Virtex™ UltraScale+™ HBM デバイス向けに提供されている RAMA IP は、AXI ファブリックのマスターと HBM AXI スレーブのインフラ間に配置されます。同じ ID を持つトランザクションの順序を変更できるように一時的な ID を生成します。これにより、HBM スイッチ内の混雑を緩和し、本来のメモリ レイテンシに基づいてトランザクションを完了させることができます。その後、RAMA 内でデータが合成されて、要求された順序で返されます。
Vivado™ ソフトウェア内に含まれており、追加料金は発生しません。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。