von: AMD
Der Random Access Master Attachment IP (RAMA IP) Kern, der für Virtex™ UltraScale+™ HBM Chips verfügbar ist, wird zwischen einem AXI Fabric Master und der HBM AXI Slave-Infrastruktur angeschlossen.
Thread Synthesis and Reordering Attachment IP für den Einsatz mit Random-Access-Mastern auf HBM-IP.
Konzipiert für die Nutzung mit Single-Threaded Random-Access-Mastern, um die gesamte HBM-Bandbreite zu verbessern.
Der Random Access Master Attachment IP (RAMA IP) Kern, der für Virtex™ UltraScale+™ HBM Chips verfügbar ist, wird zwischen einem AXI Fabric Master und der HBM AXI Slave-Infrastruktur angeschlossen. Er generiert temporäre IDs, sodass Transaktionen mit derselben ursprünglichen ID neu geordnet werden können. Dies reduziert die Überlastung innerhalb des HBM-Switches und ermöglicht den Abschluss von Transaktionen basierend auf der nativen Latenz des Speichers. Die Daten werden dann innerhalb des RAMA zusammengeführt und in der Reihenfolge zurückgegeben, in der sie angefordert wurden.
In der Vivado™ Software ohne zusätzliche Kosten enthalten
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.