-
图像缩放
SPI-4 Phase 2 Interface Solutions
发布者: AMD
已停产。
- 产品编号:
- EF-DI-POSL4MC-SITE
- 设计工具支持: Vivado Software, ISE Design Suite
- 器件支持: Virtex 6, Virtex 7, Virtex 5, Virtex 4
- 概述
- 文档
- 支持的工具版本
产品描述
该 IP 核已停产。生效日期：2017 年 11 月 6 日
SPI-4.2 核通过用户可配置的选项提供了超高灵活性，同时能够与先进的 ASSP 无缝互操作，从而充分提高数据传输带宽。AMD SPI-4.2 核完全符合 OIF 制定的 System Packet Interface Level 4 (SPI-4) Phase 2 标准，以及 SATURN® Development Group 制定的 POS-PHY Level 4 (PL4) 接口规范。
主要特性与优势
- SPI-4.2 接口支持高达 700 MHz 的 DDR，管脚对总带宽可达 1.2 Gbps
- 可利用 ChipSync™ 技术实现静态和动态相位对齐
- 带宽优化的源端 (source) 核无需额外的 FPGA 资源即可实现最佳总线吞吐量
- 提供灵活的时钟选项，可利用 DCM、PMCD、全局和区域时钟资源
- SelectIO™ 技术支持灵活的管脚分配
- 可配置 64 位或 128 位用户接口，两者均支持全带宽功能
- 支持高达 16K 的未分段突发量
- 可选的连续 DPA 窗口监控功能
- 可选的高级 DPA 诊断功能
- 多核支持：在单个器件中可实现超过 4 个核
- 可通过 CORE Generator™ 系统独立配置宿端 (Sink) 和源端 (Source) 核，便于自定义
- 支持 1 至 256 个可寻址通道，配备完全可配置的 SPI-4.2 时序接口
相关产品
文档
SPI 4.2 Solutions 支持的工具版本
已停产。
本 IP 核已于 2017 年 11 月 6 日停产。
| LogiCORE™ | 版本 | 软件支持 | AXI 支持 | 支持的器件系列 |
|---|---|---|---|---|
| SP1-4.2 | v13.0 | Vivado™ 2013.1 | AXI4-Stream AXI4-Lite |
Kintex™ 7 Virtex™ 7/XT/HT |
| SP1-4.2 | v11.2 | ISE™ 13.2 | AXI4-Stream AXI4-Lite |
Kintex 7 Virtex 7/XT/HT Virtex 6 CXT/HXT/LXT/SXT/-1L |
| SP1-4.2 | v10.6 | ISE 14.2 | 不适用 | Virtex 6 CXT/HXT/LXT/SXT/-1L Virtex 5 TXT/FXT/SXT/LXT Virtex 5 LX Virtex 4 FX/SX/LX |
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。