-
画像を拡大
SPI-4 Phase 2 Interface Solutions
作成者: AMD
製造中止。
- 製品番号:
- EF-DI-POSL4MC-SITE
- デザイン ツール サポート: Vivado Software, ISE Design Suite
- デバイス サポート: Virtex 6, Virtex 7, Virtex 5, Virtex 4
- 概要
- 資料
- サポートするツール バージョン
製品説明
この IP コアは製造中止になっています。製造中止日: 2017 年 11 月 6 日
SPI-4.2 コアは、ユーザー指定可能なオプションを提供しているため優れた柔軟性を提供します。また、業界をリードする ASSP とシームレスに相互運用できるため、最高のデータ転送幅を達成できます。AMD の SPI-4.2 コアは、OIF が策定した System Packet Interface Level 4 (SPI-4) Phase 2 規格および、SATURN® Development Group の POS-PHY Level 4 (PL4) インターフェイス仕様に完全に準拠しています。
主な機能と利点
- SPI-4.2 インターフェイスで最大 700MHz の DDR が可能で、1.2Gbps ピン ペアの総帯域幅をサポート
- ChipSync™ 技術を使用してスタティック/ダイナミック位相アライメントをサポート
- 帯域幅に最適化されたソース コアは、FPGA リソースの追加をせずに最適なバス スループットを達成
- DCM、PMCD、グローバル/リージョナル クロッキング リソースを使用する柔軟なクロッキング オプション
- SelectIO™ 技術が柔軟なピンの割り当てをサポート
- 64 ビット/128 ビットに設定できるユーザー インターフェイス (両方とも最大帯域幅を達成可能)
- セグメント化されていない最大 16K のバースト サイズをサポート
- オプションの継続的な DPA ウインドウ監視
- オプションのアドバンス DPA 診断
- 複数コアのサポート : 1 つのデバイスに 5 つ以上のコアをインプリメント可能
- シンクおよびソース コアはザイリンクス CORE Generator™ システムを利用して個別に指定できるため、カスタマイズが容易
- 1 ～ 256 本のアドレス指定可能チャネル (設定可能な SPI-4.2 カレンダー インターフェイスを備える)
関連製品
資料
SPI 4.2 ソリューション対応のツール バージョン
製造中止。
本 IP コアは 2017 年 11 月 6 日付で製造中止となりました。
| LogiCORE™ | バージョン | ソフトウェア サポート | AXI サポート | サポートするデバイス ファミリ |
|---|---|---|---|---|
| SP1-4.2 | v13.0 | Vivado™ 2013.1 | AXI4-Stream AXI4-Lite |
Kintex™ 7 Virtex™ 7 / XT /HT |
| SP1-4.2 | v11.2 | ISE™ 13.2 | AXI4-Stream AXI4-Lite |
Kintex 7 Virtex 7 / XT / HT Virtex 6 CXT / HXT / LXT / SXT / -1L |
| SP1-4.2 | v10.6 | ISE 14.2 | N/A | Virtex 6 CXT / HXT / LXT / SXT / -1L Virtex 5 TXT / FXT / SXT / LXT Virtex 5 LX Virtex 4 FX / SX / LX |
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。