-
影像縮放
SPI-4 Phase 2 Interface Solutions
作者: AMD
停產。
- 零件編號:
- EF-DI-POSL4MC-SITE
- 設計工具支援: Vivado Software, ISE Design Suite
- 器件支援: Virtex 6, Virtex 7, Virtex 5, Virtex 4
- 概述
- 說明文件
- 支援的工具版本
產品說明
此 IP 核心已停產。生效日期：2017 年 11 月 6 日
SPI-4.2 核心透過使用者可配置的選項，提供究極的彈性，同時仍與業界領先的特定應用標準產品 (Application-Specific Standard Product, ASSP) 流暢互通，以最大化資料傳輸頻寬。AMD SPI-4.2 核心完全相容光纖互連網路論壇 (Optical Internetworking Forum, OIF) 的系統封包介面等級 4 (System Packet Interface Level 4 , SPI-4) 階段 2 標準，以及 SATURN® 開發小組的同步光纖網路封包實體層 (Packet Over Synchronous Optical Network Physical Layer, POS-PHY) 等級 4（也常縮寫為 PL4）介面規格。
主要功能與優點
- 在 SPI-4.2 介面最高至 700 MHz 雙倍資料速率 (Double Data Rate, DDR)，支援 1.2 Gbps 成對腳位總頻寬
- 使用 ChipSync™ 技術，支援靜態及動態相位調整
- 頻寬最佳化的原始碼，無需額外現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs) 資源，即可實現最佳的匯流排輸送量
- 使用數位時脈管理器 (Digital Clock Manager, DCM)、可程式化混合模式分時器 (Programmable Mixed-mode Clock Divider, PMCD)、全域和區域時脈資源，提供靈活的時脈選項
- SelectIO™ 技術支援靈活的腳位分配
- 可配置的 64 位元或 128 位元使用者介面，兩者皆支援完整頻寬功能
- 支援不分割的叢發大小，最高至 16K
- 選用的持續動態相位調整 (Dynamic Phase Alignment, DPA) 區間監測
- 選用的進階 DPA 診斷
- 多核心支援：單一器件可實現超過 4 個核心
- 接收器和來源核心獨立，能透過 CORE Generator™ 系統進行配置，輕鬆即可客製化
- 支援 1 至 256 個可定址通道，並具備完全可配置的 SPI-4.2 排程介面
相關產品
說明文件
SPI 4.2 Solutions 支援的工具版本
停產。
此 IP 核心已於 2017 年 11 月 6 日停產。
| LogiCORE™ | 版本 | 軟體支援 | AXI 支援 | 支援的器件系列 |
|---|---|---|---|---|
| SP1-4.2 | v13.0 | Vivado™ 2013.1 | AXI4-Stream AXI4-Lite |
Kintex™ 7 Virtex™ 7 / XT /HT |
| SP1-4.2 | v11.2 | ISE™ 13.2 | AXI4-Stream AXI4-Lite |
Kintex 7 Virtex 7 / XT / HT Virtex 6 CXT / HXT / LXT / SXT / -1L |
| SP1-4.2 | v10.6 | ISE 14.2 | 不適用 | Virtex 6 CXT / HXT / LXT / SXT / -1L Virtex 5 TXT / FXT / SXT / LXT Virtex 5 LX Virtex 4 FX / SX / LX |
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。