AMD 提供 HDMI™ 2.1 IP 子系统和 HDMI 1.4/2.0 IP 子系统。HDMI 2.1 IP 子系统符合 HDMI 2.1 规范,并向下兼容更早的 HDMI 标准,同时支持 FRL 与 TMDS 模式,吞吐量最高可达 48Gbps。HDMI 1.4/2.0 IP 子系统符合 HDMI 1.4b/2.0 规范,并向下兼容更早的标准,同时支持 TMDS 模式,吞吐量最高可达 18 Gbit/s。
HDMI 2.1 IP 子系统支持 Versal™ 自适应 SoC 和 Ultrascale+™ 器件。
HDMI 1.4/2.0 IP 子系统支持 Versal 自适应 SoC、UltraScale+、UltraScale™、7 系列和 Zynq™ 7000 SoC AMD FPGA。
为帮助用户开发带 HDMI 接口的视频解决方案,AMD 提供了预封装的 HDMI 接收或 HDMI 发送子系统。这些子系统集成了视频接口的常用功能(如视频时序生成、AXI 桥接器和带有 HDMI 核 IP 的可选 HDCP 功能),支持开箱即用。
这些子系统需要额外的物理层实现,具体如下所述:
- HDMI GT 控制器支持 Versal 自适应 SoC 器件上的 HDMI 1.4/2.0 和 HDMI 2.1 子系统。
- HDMI PHY 控制器支持 UltraScale+ 器件上的 HDMI 2.1 子系统。
- Video PHY 控制器支持 UltraScale+、UltraScale、7 系列和 Zynq 7000 SoC AMD FPGA 上的 HDMI 1.4/2.0 子系统。
有关支持的功能、器件和速度等级的最新完整列表,请参阅相应的产品指南。