发布者: AMD
Viterbi Decoder 适用于需要进行数据传输而且数据可能在传输过程中出错的系统。
Viterbi Decoder 适用于需要进行数据传输而且数据可能在传输过程中出错的系统。Viterbi Decoder LogiCORE™ IP 兼容多种常用标准（如 DVB、3GPP2、IEEE 802.16、HiperLAN、Intelsat IESS-308/309），而且可与 AMD 提供的其他前向纠错核结合使用，提供高度灵活的级联编解码器。Viterbi Decoder LogiCORE IP 包含两种基本架构：一种是全并行架构，可实现高数据吞吐量；另一种是串行架构，占用空间较小。该核还具有删余功能选项，可支持较大的传输速率范围并降低对通道带宽的要求。删余操作也可以在解码器外部进行，擦除总线 ERASE 中的擦除管脚可用来指示存在空符号。
硬件评估超时期限*：约 2-3 小时
| LogiCORE™ | 版本 | AXI 支持 | 软件支持 | 支持的器件系列 |
|---|---|---|---|---|
| Viterbi Decoder | v9.1 | AXI4-Stream | Vivado™ 2021.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Versal™ 自适应 SoC Virtex UltraScale Zynq 7000 Artix™ 7 Kintex 7/2L Virtex 7/XT/HT |
| Viterbi Decoder | v8.0 | AXI4-Stream | ISE™ 14.4 | Artix 7 Kintex 7/2L Virtex 7/2L/XT Virtex 6 CXT/HXT/LXT/SXT Spartan™ 6 LX/LXT |
| Viterbi Decoder | v7.0 | 旧版本 | ISE 14.1 | Artix 7 Kintex 7/2L Virtex 7/2L/XT Virtex 6 CXT/HXT/LXT/SXT Virtex 5 FXT/SXT/LXT Virtex 5 LX Virtex 4 FX/SX/LX Spartan 6 LX/LXT Spartan 3A DSP Spartan 3 |
*获得上述 IP 核的硬件评估许可证，即可在设计中对核进行参数化设置、生成和实例化操作。此外，还可以执行功能仿真和时序仿真，并生成比特流以将设计下载到硬件中进行配置。
此表中的 IP 核将能够在已编程器件中正常运行一段时间。此段时间过后，IP 核将“超时”（停止运行），届时您需要重新下载并配置 FPGA。
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。