por: AMD
El núcleo personalizable LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) para transceptores FPGA GTH de 7 series está diseñado para evaluar y monitorear los transceptores GTH.
El núcleo personalizable LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) para transceptores FPGA GTH de 7 series está diseñado para evaluar y monitorear los transceptores GTH. Este núcleo incluye generadores y verificadores de patrones implementados en la lógica del FPGA, así como acceso a los puertos y a los atributos del puerto de reconfiguración dinámica de los transceptores GTH. También se incluye la lógica de comunicación para permitir que el diseño sea accesible en tiempo de ejecución a través de JTAG. Este núcleo se puede utilizar como un diseño independiente o abierto, basado en la configuración del cliente, y como se describe en este documento.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.