par: AMD
Le cœur personnalisable LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) for 7 Series FPGA GTH transceivers est conçu pour évaluer et surveiller les transceivers GTH.
Le cœur personnalisable LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) for 7 Series FPGA GTH transceivers est conçu pour évaluer et surveiller les transceivers GTH. Ce cœur inclut des générateurs de modèles et des vérificateurs mis en œuvre dans la logique FPGA, ainsi que l'accès aux ports et aux attributs du port de reconfiguration dynamique des transceivers GTH. La logique de communication est également incluse pour permettre à la conception d'être accessible en cours d'exécution via JTAG. Ce cœur peut être utilisé comme une conception autonome ou ouverte, en fonction de la configuration du client et comme décrit dans ce document.
Certaines technologies AMD peuvent nécessiter des activations tierces. Les fonctionnalités prises en charge peuvent varier selon le système d'exploitation. Consultez le fabricant du système pour en savoir plus sur ses caractéristiques spécifiques. Aucune technologie ni aucun produit ne peut être totalement sûr.