by: AMD
O núcleo personalizável LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) para transceptores GTH de FPGA de Série 7 foi projetado para avaliar e monitorar os transceptores GTH.
O núcleo personalizável LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) para transceptores GTH de FPGA de Série 7 foi projetado para avaliar e monitorar os transceptores GTH. Esse núcleo inclui verificadores e geradores de padrão que são implementados na lógica de FPGA e acesso às portas e aos atributos da porta de reconfiguração dinâmica dos transceptores GTH. A lógica de comunicação também é incluída para permitir que o projeto seja acessível por meio do JTAG. Esse núcleo pode ser usado como um projeto independente ou aberto, de acordo com a configuração do cliente e conforme descrito neste documento.
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.