von: AMD
Der anpassbare LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT)-Kern für 7 Series FPGA GTH-Transceiver wurde für die Evaluierung und Überwachung der GTH-Transceiver entwickelt.
Der anpassbare LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT)-Kern für 7 Series FPGA GTH-Transceiver wurde für die Evaluierung und Überwachung der GTH-Transceiver entwickelt. Dieser Kern umfasst Mustergeneratoren und Prüfmechanismen, die in die FPGA-Logik implementiert sind, sowie den Zugriff auf Ports und die dynamischen Rekonfigurationsport-Attribute der GTH-Transceiver. Die Kommunikationslogik ist ebenfalls enthalten, damit das Design über JTAG zur Laufzeit zugänglich ist. Dieser Kern kann als eigenständiges oder offenes Design verwendet werden, basierend auf der Kundenkonfiguration, wie in diesem Dokument beschrieben.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.