ISE-Versionshinweise
Dieses Dokument enthält eine Tabelle mit Auflistungen der Versionshinweise für den jeweiligen IP-Kern.
von: AMD
Der IBERT-Kern (Integrated Bit Error Ratio Tester) des LogiCORE™ ChipScope™ Pro für Virtex™ 6 FPGA GTX-Transceiver kann zur Evaluierung und Überwachung von GTX-Transceivern verwendet werden.
Der IBERT-Kern (Integrated Bit Error Ratio Tester) des LogiCORE™ ChipScope™ Pro für Virtex™ 6 FPGA GTX-Transceiver kann zur Evaluierung und Überwachung von GTX-Transceivern verwendet werden. Das Konzept umfasst Mustergeneratoren und Prüftools, die in der FPGA-Logik implementiert sind, sowie den Zugriff auf Ports und Attribute dynamischer Rekonfigurationsports (DRP) der GTX-Transceiver. Die Kommunikationslogik ist ebenfalls enthalten, damit das Design über JTAG zur Laufzeit zugänglich ist. Der IBERT-Kern ist ein eigenständiges Konzept. Bei der Generierung wird der gesamte Implementierungsablauf durchlaufen, einschließlich der Bitstream-Generierung.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.