por: AMD
DDR Flip Flop de salida permite a los diseñadores evitar complejidades de temporización adicionales y el uso de CLB.
Este elemento de diseño es un registro de salida dedicado para su uso en la transmisión de señales de doble velocidad de datos (DDR) desde dispositivos FPGA. Esta primitiva se utiliza típicamente para conducir una señal de reloj fuera de la FPGA. Esta característica permite a los diseñadores evitar complejidades adicionales de temporización y uso de CLB. El ODDR también funciona con las características SelectIO™. Para obtener más detalles, consulta la documentación del asistente de SelectIO™.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.