by: AMD
Com o Output DDR Flip Flop, designers evitam complexidades adicionais de sincronização e uso de CLB.
Esse elemento de projeto é um registro de saída dedicado para uso na transmissão de sinais de taxa de dados dupla (DDR) de dispositivos FPGA. Esse primitivo é normalmente usado para direcionar um sinal de clock para fora do FPGA. Esse recurso permite que designers evitem complexidades de temporização adicionais e uso de CLB. O ODDR também funciona com recursos SelectIO™. Para mais detalhes, consulte a documentação do SelectIO™ Wizard.
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.