par: AMD
Output DDR Flip Flop permet aux concepteurs d'éviter des complexités supplémentaires en matière de synchronisation et l'utilisation de CLB.
Cet élément de conception est un registre de sortie dédié à la transmission de signaux à double débit (DDR) à partir d'appareils FPGA. Cette primitive est généralement utilisée pour générer un signal d'horloge à partir du FPGA. Cette fonctionnalité permet aux concepteurs d'éviter des complexités supplémentaires en matière de synchronisation et l'utilisation de CLB. L'ODDR est aussi compatible avec les fonctionnalités SelectIO™. Pour plus d'informations, reportez-vous à la documentation de l'Assistant SelectIO™.
Certaines technologies AMD peuvent nécessiter des activations tierces. Les fonctionnalités prises en charge peuvent varier selon le système d'exploitation. Consultez le fabricant du système pour en savoir plus sur ses caractéristiques spécifiques. Aucune technologie ni aucun produit ne peut être totalement sûr.