• 影像縮放
    AMD Intellectual Property

Output DDR Flip Flop

作者: AMD

Output DDR Flip Flop 可讓設計人員迴避額外的複雜時序調整和使用可配置邏輯區塊 (Configurable Logic Block, CLB)。

  • 設計工具支援: Vivado Software
  • 隨附於: Vivado Software
  • 授權: End User License Agreement
  • 器件支援: Kintex 7, Kintex UltraScale+, Artix 7, Zynq UltraScale+ MPSoC, Virtex 7, Virtex UltraScale+, Versal Prime