Notas de la versión Vivado IP
Este artículo contiene un listado de todos los registros de respuesta de “Notas de la versión de Vivado™ IP – Información del registro de cambios de todas las IP” y la versión correspondiente de las herramientas Vivado.
por: AMD
El bloque integrado FPGA AMD UltraScale+™ para el núcleo IP de la solución PCI Express® es una solución de bloques de construcción de interconexión en serie de alto ancho de banda, escalable y confiable para su uso con dispositivos UltraScale+.
El bloque integrado FPGA AMD UltraScale+™ para el núcleo IP de la solución PCI Express® es una solución de bloques de construcción de interconexión en serie de alto ancho de banda, escalable y confiable para su uso con dispositivos UltraScale+. La solución Integrated Block for PCI Express (PCIe®) admite configuraciones de Endpoint de 1, 2, 4, 8 y 16 carriles, incluidas las velocidades Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) y Gen3 (8 GT/s). Esta solución es compatible con el AXI4-Stream.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.