Vivado IP リリース ノート
このアンサーには、すべての「Vivado™ IP リリース ノート - すべての IP 変更ログ情報」アンサーと関連する Vivado ツール リリースがリストされています。
作成者: AMD
AMD UltraScale+™ FPGA Integrated Block for PCI Express® IP コアは、UltraScale+ デバイスで使用可能な広帯域幅かつスケーラブルな高い信頼性を備えたシリアル インターコネクト構築ブロック ソリューションです。
AMD UltraScale+™ FPGA Integrated Block for PCI Express® IP コアは、UltraScale+ デバイスで使用可能な広帯域幅かつスケーラブルな高い信頼性を備えたシリアル インターコネクト構築ブロック ソリューションです。この Integrated Block for PCI Express (PCIe®) ソリューションは、1 レーン、2 レーン、4 レーン、8 レーン、16 レーンのエンドポイント構成をサポートし、Gen1 (2.5 GT/s)、Gen2 (5.0 GT/s)、および Gen3 (8.0 Gt/s) の速度に対応しています。このソリューションは、AXI4-Stream をサポートします。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。