Vivado IP-Versionshinweise
Dieser Artikel enthält eine Liste aller Antwortdatensätze für „Vivado™ IP-Versionshinweise – Alle IP-Änderungsprotokolldaten“ und der zugehörigen Version der Vivado-Tools.
von: AMD
Der IP-Kern der AMD UltraScale+™ Device Integrated Block für PCI Express® (PCIe®)-Lösung ist eine skalierbare und zuverlässige Bausteinlösung für serielle Verbindungen mit hoher Bandbreite zur Verwendung mit UltraScale+-Chips.
Der IP-Kern der AMD UltraScale+™ Device Integrated Block für PCI Express® (PCIe®)-Lösung ist eine skalierbare und zuverlässige Bausteinlösung für serielle Verbindungen mit hoher Bandbreite zur Verwendung mit AMD UltraScale+-Chips. AMD bietet drei integrierte Blöcke für PCIe in der AMD UltraScale+-Architektur: den integrierten PCIE4-Block, den integrierten PCIE4C-Block und den integrierten PCIE4CE-Block. Der PCIE4-Block befindet sich in den ursprünglich veröffentlichten AMD UltraScale+-Chips. Kürzlich veröffentlichte AMD UltraScale+-Chips enthalten erweiterte PCIE4C-Blöcke oder eine Mischung aus PCIE4C- und PCIE4-Blöcken. Die AMD Spartan™ UltraScale+™-Chips enthalten den integrierten PCIE4CE-Block, der weiter verbessert wurde. Diese Blöcke unterstützen Konfigurationen mit 1, 2, 4, 8 und 16 Spuren, einschließlich Geschwindigkeiten der Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) und Gen3 (8 GT/s). Der PCIE4C-Block bietet Kompatibilität bei Gen4-Geschwindigkeiten (16 GT/s) mit bis zu 8-Lanes-Konfigurationen, und der PCIE4CE-Block sorgt zusätzlich für Compliance bei Gen4-Geschwindigkeiten (16 GT/s) mit bis zu 8-Lanes-Konfigurationen.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.