Visão geral

Desenvolvimento do mecanismo de IA do AMD Versal™ usando o Compositor de modelos do Vitis 

O Compositor de modelos do AMD Vitis™ possibilita a rápida simulação, exploração e geração de código de algoritmos direcionados para mecanismos do Versal AI Engine a partir do ambiente Simulink. Para conseguir isso, você usa os blocos da biblioteca do mecanismo de IA ou importa kernels e grafos de fluxo de dados para o Compositor de modelos do Vitis como blocos, controlando o comportamento dos kernels e grafos pela configuração do parâmetro GUI do bloco. A ferramenta também permite modelar e simular um projeto com uma combinação de mecanismo de IA e blocos de lógica programável (HDL/HLS). Os resultados da simulação podem ser visualizados conectando perfeitamente os blocos source e sink do Simulink com blocos do mecanismo de IA do Compositor de modelos do Vitis . 

Ampliar imagem
AMD Vitis Simulink diagram
AMD Toolbox diagram

O Compositor de modelos do Vitis fornece um conjunto de blocos otimizados para desempenho para uso no ambiente Simulink. Eles incluem:

Blocos do mecanismo de IA
  • Inclui um conjunto de blocos de construção complexos de DSP do mecanismo de IA relacionados a FIR, FFT, DDS e mixers.
  • Contém blocos para importar kernels e grafos que podem ser direcionados para a parte do mecanismo de IA dos dispositivos Versal.
HLS (Direcionando PL e gerando código de HLS) 
  • Oferece blocos predefinidos que incluem blocos funcionais para operações matemáticas, álgebra linear, lógica e bit a bit
  • Bloco para importar kernels de HLS que podem ser direcionados para a parte de PL dos dispositivos Versal.
HDL (Direcionando PL e gerando código de RTL)
  • Blocos para modelar elementos lógicos, matemáticos e de DSP e sintetizá-los em uma FPGA
  • Inclui um bloco de Compilador FIR que visa recursos de hardware DSP48E1 e DSP48E2 dedicados no projeto Versal
  • Blocos que permitem conexão entre o mecanismo de IA e o conjunto de blocos AMD HDL.

Vídeos

Exemplos de projeto

Explore exemplos de projeto sobre como usar os blocos do Compositor de modelos do Vitis 
Exemplos de mecanismo de IA no GitHub
Exemplos de projeto de lógica programável (PL) + mecanismo de IA

Tutoriais do Github

Acesse tutoriais na biblioteca de mecanismos de IA, HLS e HDL

Biblioteca HLS

Esses tutoriais ajudam você a examinar a biblioteca HLS do Compositor de modelos do Vitis , criar um projeto simples usando blocos de HLS e aprender sobre os tipos de dados compatíveis com o Vitis Model Composer.

Ver tutoriais

Biblioteca HDL

Esses tutoriais mostram como usar a biblioteca HDL do Compositor de modelos do Vitis para especificar um projeto no Simulink® e sintetizar o projeto em uma FPGA. 

Ver tutoriais

Recursos

Notas de rodapé
  1. Com base em testes realizados em 10 de agosto de 2023, em 1.000 projetos de biblioteca de códigos do Vitis L2/L3, com o Vitis HLS versão 2023.2 em comparação com o Vitis HLS 2023.1. Configuração do sistema durante os testes: CPU Intel Xeon E5-2690 v4 a 2,6 GHz, 256 GB de RAM e RedHat Enterprise Linux 8,6. Há variação no desempenho real. Os fabricantes de sistemas podem variar as configurações, gerando resultados diferentes. -VGL-04
  2. Os testes de valor de referência foram realizados em todos os 1.208 projetos de código C da biblioteca do Vitis L1 em 12 de fevereiro de 2023. Todos os projetos foram executados usando um sistema com 2P CPUs Intel Xeon E5-2690 com CentOS Linux, SMT habilitado e Turbo Boost desabilitado. Não se espera que a configuração de hardware tenha efeito nos resultados dos testes de software. Os resultados podem variar com base nas configurações e configurações de software e firmware — VGL-03