发布者: AMD
AXI MCDMA 支持大规模数据迁移，可减轻嵌入式处理器的数据传输任务负担。它作为中间媒介，连接 AXI 存储器映射的嵌入式子系统与 AXI 串流子系统。
AXI MCDMA 支持大规模数据迁移，可减轻嵌入式处理器的数据传输任务负担。它作为中间媒介，连接 AXI 存储器映射的嵌入式子系统与 AXI 串流子系统。
MCDMA IP 支持全双工模式和分散聚集功能，而且可以支持多达 16 个通道。它可以配置为使用加权轮询或严格优先级机制。
| LogiCORE™ | 版本 | AXI4 支持 | 软件支持 | 支持的器件系列 |
|---|---|---|---|---|
| AXI MultiChannel DMA | v1.1 | AXI4 AXI4-Stream AXI4-Lite |
Vivado™ 2019.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 |
*获得上述 IP 核的硬件评估许可证，即可在设计中对核进行参数化设置、生成和实例化操作。此外，还可以执行功能仿真和时序仿真，并生成比特流以将设计下载到硬件中进行配置。
此表中的 IP 核将能够在已编程器件中正常运行一段时间。此段时间过后，IP 核将“超时”（停止运行），届时您需要重新下载并配置 FPGA。
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。