发布者: AMD
AXI4 PCIe 核可在传输事务层面实现 AXI4 命令到 PCIe® TLP 包的转换，以及 PCIe 请求到 AXI4 命令的转换。
AXI PCIe® Gen 3 Subsystem 核可在 AXI4 接口与 Gen 3 PCI Express® (PCIe) 芯片硬核之间实现对接。AXI4 PCIe 子系统提供了 AXI4 架构与 PCIe 网络之间的完整桥接功能。该子系统由 PCIe 核、GT 接口和 AXI4 接口组成。桥接电路在 FPGA 互连结构中实现，而 PCIe 核和 GT 是 FPGA 中的集成元件。
AXI4 PCIe 核可在传输事务层面实现 AXI4 命令到 PCIe TLP 包的转换，以及 PCIe 请求到 AXI4 命令的转换。
| LogiCORE™ | 版本 | AXI4 支持 | 软件支持 | 支持的器件系列 |
|---|---|---|---|---|
| AXI Bridge for PCI Express® (PCIe®) Gen3 Subsystem | v3.0 | AXI4 | Vivado™ 2024.1 | Kintex™ UltraScale™ Virtex™ UltraScale Virtex 7 XT |
| DMA/Bridge Subsystem for PCIe（AXI Bridge 模式） | v3.0 | AXI4 | Vivado 2024.1 | Kintex 7 UltraScale+™ Virtex 7 UltraScale+ Zynq™ 7000 UltraScale+ |
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。