作成者: AMD
AXI4 PCIe IP は、AXI4 コマンドから PCIe® TLP パケット、および PCIe リクエストから AXI4 コマンドの完全なトランザクション レベルの変換を実行します。
AXI PCIe® Gen 3 Subsystem コアは、AXI4 インターフェイスと Gen 3 PCI Express® (PCIe) シリコン ハード コアを接続するインターフェイスを提供します。AXI4 PCIe サブシステムが AXI4 アーキテクチャと PCIe ネットワーク間にフルブリッジを提供します。このサブシステムは、PCIe コア、GT インターフェイス、および AXI4 インターフェイスで構成されています。ブリッジ回路は FPGA ファブリックに実装されており、PCIe コアおよび GT は FPGA に統合されています。
AXI4 PCIe IP は、AXI4 コマンドから PCIe TLP パケット、および PCIe リクエストから AXI4 コマンドのトランザクション レベルの変換を行います。
| LogiCORE™ | バージョン | AXI サポート | ソフトウェア サポート | サポートするデバイス ファミリ |
|---|---|---|---|---|
| AXI Bridge for PCI Express® (PCIe®) Gen3 Subsystem |
v3.0 | AXI4 | Vivado™ 2024.1 | Kintex™ UltraScale™ Virtex™ UltraScale Virtex 7 XT |
| DMA/Bridge Subsystem for PCIe (AXI Bridge Mode) |
v3.0 | AXI4 | Vivado 2024.1 | Kintex 7 UltraScale+™ Virtex 7 UltraScale+ Zynq™ 7000 UltraScale+ |
必要なソフトウェアは AMD のダウンロード ページからダウンロードしてください。新機能、既知の問題、パッチについての詳細は、ライセンス ソリューション センターをご覧ください。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。