by: AMD
AXI4 PCIe 코어는 트랜잭션 수준에서 AXI4 명령을 PCIe® TLP 패킷으로, PCIe 요청을 AXI4 명령으로 변환합니다.
AXI PCIe® Gen 3 Subsystem 코어는 AXI4 인터페이스와 Gen 3 PCI Express®(PCIe) 실리콘 하드 코어 간의 인터페이스를 제공합니다. AXI4 PCIe 하위 시스템은 AXI4 아키텍처와 PCIe 네트워크 간의 완전한 브리지 기능을 제공합니다. 이 하위 시스템은 PCIe 코어, GT 인터페이스, AXI4 인터페이스로 구성됩니다. 브리지 회로는 FPGA 패브릭에 구현되어 있고 PCIe 코어와 GT는 FPGA에 통합된 요소입니다.
AXI4 PCIe 코어는 트랜잭션 수준에서 AXI4 명령을 PCIe TLP 패킷으로, PCIe 요청을 AXI4 명령으로 변환합니다.
| LogiCORE™ | 버전 | AXI4 지원 | 소프트웨어 지원 | 지원되는 디바이스 제품군 |
|---|---|---|---|---|
| AXI Bridge for PCI Express® (PCIe®) Gen3 Subsystem |
v3.0 | AXI4 | Vivado™ 2024.1 | Kintex™ UltraScale™ Virtex™ UltraScale Virtex 7 XT |
| AXI 브리지 모드의 DMA/Bridge Subsystem for PCIe |
v3.0 | AXI4 | Vivado 2024.1 | Kintex 7 UltraScale+™ Virtex 7 UltraScale+ Zynq™ 7000 UltraScale+ |
AMD 다운로드 페이지에서 필요한 소프트웨어를 다운로드하세요. 새로운 기능, 알려진 문제, 패치에 대한 자세한 내용은 라이선스 솔루션 센터를 참조하세요.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.