作者: AMD
AXI4 PCIe 核心提供交易層級的轉譯功能，將先進可擴充介面 4 (Advanced eXtensible Interface 4, AXI4) 指令轉譯為 PCIe® 交易層封包 (Transaction Layer Packet, TLP)，以及將 PCIe 要求轉譯為 AXI4 指令。
AXI PCIe® Gen 3 Subsystem core 提供 AXI4 介面和第 3 代 PCI Express® (PCIe) 矽晶硬式核心之間的介面。AXI4 PCIe 子系統為 AXI4 架構與 PCIe 網路之間提供完整的橋接功能。子系統是由 PCIe 核心、GT 介面及 AXI4 介面所構成。橋接電路是於現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs) 結構中實現，而 PCIe 核心與 GT 皆是 FPGAs 內的整合元件。
AXI4 PCIe 核心提供交易層級的轉譯功能，將 AXI4 指令轉譯為 PCIe TLP 封包，以及將 PCIe 要求轉譯為 AXI4 指令。
| LogiCORE™ | 版本 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|
| AXI Bridge for PCI Express® (PCIe®) Gen3 Subsystem | v3.0 | AXI4 | Vivado™ 2024.1 | Kintex™ UltraScale™ Virtex™ UltraScale Virtex 7 XT |
| DMA/Bridge Subsystem for PCIe in AXI Bridge Mode | v3.0 | AXI4 | Vivado 2024.1 | Kintex 7 UltraScale+™ Virtex 7 UltraScale+ Zynq™ 7000 UltraScale+ |
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。