개요

Vitis 모델 컴포저를 사용한 AMD Versal™ AI Engine 개발

AMD Vitis™ 모델 컴포저는 Simulink 환경 내에서 Versal AI Engine용 알고리즘의 신속한 시뮬레이션, 탐색, 코드 생성을 지원합니다. AI 엔진 라이브러리 블록을 사용하거나 커널 및 데이터 흐름 그래프를 Vitis 모델 컴포저에 블록으로 가져온 다음 블록 GUI 파라미터를 구성해 커널 및 그래프의 동작을 제어하여 이를 달성할 수 있습니다. 또한 이 도구를 사용하면 AI 엔진과 프로그래밍 가능 로직(HDL/HLS) 블록을 혼합하여 설계를 모델링하고 시뮬레이션할 수 있습니다. Simulink 소스 및 싱크 블록을 Vitis 모델 컴포저 AI 엔진 블록과 원활하게 연결하면 시뮬레이션 결과를 시각화할 수 있습니다. 

이미지 확대
AMD Vitis Simulink diagram
AMD Toolbox diagram

Vitis 모델 컴포저는 Simulink 환경에서 사용할 수 있는 성능 최적화 블록 세트를 제공합니다. 프로세서로는 다음이 있습니다.

AI 엔진 블록
  • FIR, FFT, DDS, 믹서와 관련된 복잡한 AI 엔진 DSP 빌딩 블록 세트를 포함합니다.
  • Versal 디바이스의 AI 엔진 부분을 타겟팅할 수 있는 커널과 그래프를 가져오기 위한 블록을 포함합니다.
HLS(PL 타겟팅 및 HLS 코드 생성) 
  • 수학, 선형 대수학, 논리 및 비트 단위 연산을 위한 기능 블록을 포함하는 사전 정의된 블록을 제공합니다.
  • Versal 디바이스의 PL 부분을 타겟팅할 수 있는 HLS 커널을 가져오기 위한 블록입니다.
HDL(PL 타겟팅 및 RTL 코드 생성)
  • 논리, 수학, DSP 요소를 모델링하고 FPGA에서 합성하기 위한 블록입니다.
  • Versal 설계에서 전용 DSP48E1, DSP48E2 하드웨어 리소스를 타겟팅하는 FIR 컴파일러 블록을 포함합니다.
  • AI 엔진과 AMD HDL 블록 세트 간의 연결을 지원하는 블록입니다.

동영상

설계 예제

Vitis 모델 컴포저 블록 사용 방법에 대한 설계 예제 탐색
GitHub의 AI 엔진 예제
PL(프로그래밍 가능 로직) + AI 엔진 설계 예제

GitHub 튜토리얼

AI 엔진 라이브러리, HLS 및 HDL에 대한 튜토리얼 액세스

HLS 라이브러리

이 튜토리얼은 Vitis 모델 컴포저 HLS 라이브러리를 살펴보고, HLS 블록을 사용하여 간단한 설계를 빌드하고, Vitis 모델 컴포저가 지원하는 데이터 형식에 대해 배우는 데 도움이 됩니다.

HDL 라이브러리

이 튜토리얼에서는 Vitis 모델 컴포저 HDL 라이브러리를 사용하여 Simulink®에서 설계를 지정하고 FPGA로 합성하는 방법을 안내합니다. 

리소스

각주
  1. 2023년 8월 10일, 1,000개의 Vitis L2/L3 코드 라이브러리 설계에 대해 Vitis HLS 릴리스 2023.2와 Vitis HLS 2023.1을 비교한 테스트를 기준으로 합니다. 테스트 중 시스템 구성: 인텔 제온 E5-2690 v4 @ 2.6GHz CPU, 256GB RAM, RedHat Enterprise Linux 8.6. 실제 성능은 다를 수 있습니다. 시스템 제조업체별 구성에 따라 다른 결과가 나올 수 있습니다. -VGL-04
  2. 벤치마크 테스트는 2023년 2월 12일 현재 1208개의 Vitis L1 라이브러리 C 코드 설계에 대해 수행되었습니다. 모든 설계는 CentOS Linux, SMT 활성화, 터보 부스트 비활성화 상태의 2P 인텔 제온 E5-2690 CPU를 탑재한 시스템을 사용하여 실행되었습니다. 하드웨어 구성은 소프트웨어 테스트 결과에 영향을 미치지 않을 것으로 예상됩니다. 결과는 소프트웨어 및 펌웨어 설정과 구성에 따라 달라질 수 있습니다.- VGL-03