发布者: AMD
Digital Pre-Distortion (DPD) 是当今无线通信系统中极为基础的构建块之一。它的作用是提高功率放大器的效率。
评估受到限制。 您可以通过当地销售代表提出评估申请。
AMD 提供卓越的 DPD 解决方案，可降低资本支出和运营支出
Digital Pre-Distortion (DPD) 是当今无线通信系统中极为基础的构建块之一。它的作用是提高功率放大器的效率。通过减少在非线性区域运行功率放大器所产生的失真，功率放大器的效率可以得到很大提升。未采用 CFR 或 DPD 算法的无线基站通常效率低下，因此运营成本和设备成本会较高。一款采用 WCDMA 波形的典型 AB 类 LDMOS 功率放大器，其效率大约在 15%-20% 左右。如果开启 CFR 和 DPD，效率能够提升至 40%，从而为网络运营商节省大量的资本支出和运营支出。随着后续几代的功率放大器在设计上采用 Doherty 架构，再结合 AMD DPD 技术，效率有望达到 50% 以上。
DPD 核为客户提供一种高性能的 DPD 解决方案，是可参数化的核（而非需要手动定制的核），因此能够大大缩短实现时间。此外，AMD DPD 经过专门优化，非常适合在 AMD FPGA 中实现，不仅只需占用极小的 FPGA 空间，而且其成本低于当前的任何其他 FPGA 解决方案。DPD IP 现在能够对氮化镓 (GaN) 放大器存在的长期记忆效应进行预失真补偿和处理，使客户既能实现出色效率，又能在所有功率水平下满足严苛的频谱发射模板 (SEM) 要求和误差矢量幅度 (EVM) 标准。
DPD IP 支持以下通信标准：
算法
软件
物理配置参数
要获得此 IP 核（包括比特流生成功能）的完全访问权限，您需要生成并安装一个完整许可证密钥。
请访问此核所在产品页面中的“要求”链接，了解以下信息：
此核需遵循以下许可条款：核许可协议。
要购买 LogiCORE™ IP 核，请联系您当地的销售代表，并提供产品页面上列出的相应部件号。
| LogiCORE 产品名称 | 部件号 |
| Digital Pre-Distortion | EF-DI-DPD-SITE |
购买此核的许可证后，您将收到一封购买确认电子邮件，请按照这封邮件中的说明进行操作，从许可网站下载 IP 核网表，然后生成并安装完整许可证密钥，以激活对此核的完全访问权限。
关于新功能、已知问题和补丁程序的信息，请参阅许可解决方案中心中的“安装、许可和版本说明”文档
所有拥有完整许可证或评估许可证的客户均可获得关于此核的其他文档。您必须先注册才能进入评估专区查看相关文档。
硬件评估超时期限*：约 4 小时
| LogiCORE™ | 版本 | 软件支持 | AXI 支持 | 支持的器件系列 |
|---|---|---|---|---|
| Digital Pre-Distortion (DPD) | v15.0 |
Vivado™ 2024.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq™ UltraScale+™ RFSoC DFE Gen 1/Gen 2/Gen 3 Zynq UltraScale+ |
| v14.0 | Vivado 2023.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC DFE Gen 1/Gen 2/Gen 3 Zynq UltraScale+ |
|
| v5.0 （不再支持） |
ISE™ 13.2 | 旧版本 | Virtex™ 6 CXT/LXT/SXT Virtex 5 FXT/SXT/LXT/TXT/LX |
|
| v6.0 （已停产） （不再支持） |
ISE 14.3 | AXI4-Stream AXI4-Lite |
Zynq 7000 Artix™ 7 Kintex™ 7/-2L Virtex 7/XT/-2L Virtex 6 CXT/LXT/SXT |
|
| v7.0 （已停产） （不再支持） |
Vivado 2014.4 | AXI4 AXI4-Stream AXI4-Lite |
Zynq 7000 | |
| v7.1 （已停产） （不再支持） |
Vivado 2015.4 | AXI4 AXI4-Stream AXI4-Lite |
Zynq 7000 | |
| v8.0 | Vivado 2016.3 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ MPSoC Zynq 7000 |
|
| v8.1 | Vivado 2018.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC Zynq UltraScale+ MPSoC Zynq 7000 |
|
| v8.1rev1 | Vivado 2018.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC Zynq UltraScale+ MPSoC Zynq 7000 |
*获得上述 IP 核的硬件评估许可证，即可在设计中对核进行参数化设置、生成和实例化操作。此外，还可以执行功能仿真和时序仿真，并生成比特流以将设计下载到硬件中进行配置。
此表中的 IP 核将能够在已编程器件中正常运行一段时间。此段时间过后，IP 核将“超时”（停止运行），届时您需要重新下载并配置 FPGA。
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。