作者: AMD
Digital Pre-Distortion (DPD) 是現今無線通訊系統最基礎的建構區塊之一。它是用於提升功率放大器的效率。
評估適用限制。 請透過您當地的銷售代表申請。
AMD 提供領先市場的數位預失真 (Digital Pre-Distortion, DPD) 解決方案，能降低資本支出與營運支出
Digital Pre-Distortion (DPD) 是現今無線通訊系統最基礎的建構區塊之一。它是用於提升功率放大器的效率。藉由降低在非線性區域執行功率放大器所造成的失真，就能大幅提升功率放大器的效率。不使用峰值因素減少 (Crest Factor Reduction, CFR) 或 DPD 演算法的無線基地台通常呈現低效率，進而導致營運與資本設備成本提高。一個典型的寬頻分碼多重進接 (Wideband Code Division Multiple Access, WCDMA) 波形 AB 級橫向擴散金屬氧化物半導體 (Laterally-Diffused Metal-Oxide Semiconductor, LDMOS) 功率放大器，效率可能約在 15-20%。開啟 CFR 和 DPD 之後，此效率可增長至最高 40%，為網路營運商省下鉅額的資本支出與營運支出。因為較新世代的功率放大器設計運用了多赫蒂架構，使用 AMD DPD 可能可獲得超過 50% 的效率。
DPD 核心以可參數化核心的方式為客戶提供高效能的 DPD 解決方案，而非需手動客製化的核心，能減少實作時間。不僅如此，AMD DPD 是針對在 AMD 現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs) 實現進行調整，因此 FPGAs 佔用空間非常小，並提供現今可取得最低成本的 FPGAs 解決方案。DPD IP 現在能預失真並處理氮化鎵 (Gallium Nitride, GaN) 放大器上可見到的長期記憶效應，讓客戶獲得卓越效率，同時在全功率等級達成嚴格的頻譜波罩 (Spectral Emission Mask, SEM) 要求與誤差向量幅度 (Error Vector Magnitude, EVM)。
DPD IP 支援下列功能：
演算法
軟體
實體組態參數
若要完整存取此 IP 核心，包括位元流生成功能，您必須生成並安裝完整授權金鑰。
請參閱此核心產品頁面上的「要求」連結，取得關於以下的資訊：
本核心依以下條款授權：核心授權協議。
若要購買 LogiCORE™ IP 核心，請聯絡您當地的銷售代表，並請提供產品頁面上的零件編號。
| LogiCORE 產品名稱 | 零件編號 |
| Digital Pre-Distortion | EF-DI-DPD-SITE |
購買此核心的授權之後，您會收到一封購買確認電子郵件，請依照郵件上的說明，從授權網站下載 IP 核心網路連線表，並依說明生成並安裝完整授權金鑰以啟用核心完整存取權限。
如需關於新功能、已知問題和修補程式的資訊，請參閱授權解決方案中心所提供的「安裝、授權與發行說明」文件
擁有完整或評估授權的所有客戶皆可取得此核心的額外文件。您必須註冊才能存取評估資料庫以檢視文件。
硬體評估逾時時間 *：約 4 小時
| LogiCORE™ | 版本 | 軟體支援 | AXI 支援 | 支援的器件系列 |
|---|---|---|---|---|
| Digital Pre-Distortion (DPD) | v15.0 |
Vivado™ 2024.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq™ UltraScale+™ RFSoC DFE Gen 1/Gen 2/Gen 3 Zynq UltraScale+ |
| v14.0 | Vivado 2023.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC DFE Gen 1/Gen 2/Gen 3 Zynq UltraScale+ |
|
| v5.0 （不再支援） |
ISE™ 13.2 | 舊版 | Virtex™ 6 CXT / LXT / SXT Virtex 5 FXT / SXT / LXT/ TXT / LX |
|
| v6.0 停產 （不再支援） |
ISE 14.3 | AXI4-Stream AXI4-Lite |
Zynq 7000 Artix™ 7 Kintex™ 7 / -2L Virtex 7 / XT / -2L Virtex 6 CXT / LXT / SXT |
|
| v7.0 停產 （不再支援） |
Vivado 2014.4 | AXI4 AXI4-Stream AXI4-Lite |
Zynq 7000 | |
| v7.1 停產 （不再支援） |
Vivado 2015.4 | AXI4 AXI4-Stream AXI4-Lite |
Zynq 7000 | |
| v8.0 | Vivado 2016.3 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ MPSoC Zynq 7000 |
|
| v8.1 | Vivado 2018.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC Zynq UltraScale+ MPSoC Zynq 7000 |
|
| v8.1rev1 | Vivado 2018.1 | AXI4 AXI4-Stream AXI4-Lite |
Zynq UltraScale+ RFSoC Zynq UltraScale+ MPSoC Zynq 7000 |
* 上述任何知識產權 (Intellectual Property, IP) 核心的硬體評估授權，可讓您在設計中參數化、產生並實體化這些核心。您也可以執行功能與時序模擬，並產生位元流，可以用來在硬體中下載並配置設計。
此表中的 IP 核心在程式設定的器件中會發揮完整功能一段時間。在此之後，IP 會「逾時」（停止運作），您將需要再次下載並設定現場可程式化閘陣列 (Field-Programmable Gate Arrays, FPGAs)。
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。