AMD Versal AI Engine 技术全面赋能，满足高性能数字信号处理 (DSP) 需求
如果客户要处理新一代 DSP 应用，就需要强大的算力；而传统 FPGA 架构无法有效满足这一需求。FIR、FFT 和通用矩阵乘法等计算密集型 DSP 应用需要使用大量 DSP 块和可编程逻辑资源。
这一需求可能会大幅消耗传统可编程逻辑器件上可用的总体算力。从可扩展性角度而言，对于具有严苛功耗预算要求的密集型 DSP 工作负载，仅单纯增加可用的 DSP 块和可编程逻辑资源并不是行之有效的解决方案。
Versal AI Engine 经过精心设计，能够针对这种情况提供更加高效的算力解决方案。
资源
AMD Vitis™ 工具：AI 引擎快速原型设计
了解如何通过 AMD Versal AI Engine 快速完成高性能 DSP 原型设计
借助 Versal AI Engine 加速 DSP 工作负载
提升整体系统性能的关键所在
通过将工作负载分配至高效运行单元（例如可编程逻辑或 Versal AI Engine），可确保全面提升能效和整体性能。了解 Versal AI Engine 为何非常适合高性能 DSP 应用。
提算力、降功耗，双管齐下
革新 DSP 设计，充分提升性能。
您是否想要提升效率和可扩展性，以满足新一代高性能 DSP 应用日益增长的算力需求？了解 AMD Versal AI Engine 充分优化 DSP 设计的五种方式。
了解 Versal AI Engine 与传统可编程逻辑技术的基准测试结果对比情况
如需直接比较仅使用可编程逻辑设计与使用 AMD Versal 自适应 SoC 和 AI Engine 的新一代设计的基准测试结果，请联系销售或 FAE 以获取基准测试结果和源设计。
AMD 产品入门指南
Versal AI Engine DSP 设计流程
研讨会
开始使用 Versal AI Engine 实现 DSP 加速
加速要求苛刻的高性能 DSP 应用，通过提高 DSP 计算密度，满足新一代 DSP 工作负载的严苛要求。
附注
- 基于 AMD 在 2024 年 2 月委托第三方进行的基准测试，比较了 AMD Versal 自适应 SoC（使用 Vitis AI 设计工具）与传统可编程逻辑（使用 Vivado 软件和 Vitis Model Composer Tool，2023.1 版）在实现信号处理应用 FIR 方面的性能表现。结果基于 3 种设计的平均分值。结果因设计规格而异。(VER-034)
附注
- 基于 AMD 在 2024 年 2 月委托第三方进行的基准测试，比较了 AMD Versal 自适应 SoC（使用 Vitis AI 设计工具）与传统可编程逻辑（使用 Vivado 软件和 Vitis Model Composer Tool，2023.1 版）在实现信号处理应用 FIR 方面的性能表现。结果基于 3 种设计的平均分值。结果因设计规格而异。(VER-034)