AMD Versal AI Engine 技術能滿足高效能數位訊號處理 (DSP) 需求
使用新一代 DSP 應用程式的客戶需要非常強大的運算能力，但這種能力卻無法透過傳統 FPGA 架構有效實現。運算密集型的 DSP 應用，例如 FIR、FFT 和一般矩陣乘法，有可能會占用大量的 DSP 區塊和可程式化邏輯資源。
這項需求會大幅降低傳統可程式化邏輯裝置上的整體運算量能。對於電力預算吃緊的密集型 DSP 工作負載而言，單純增加 DSP 區塊與可程式化邏輯，並非能夠大規模運用的解決之道。
Versal AI Engine 的設計可在這些情況下提供更有效率的運算解決方案。
資源
AMD Vitis™ 工具：AI 引擎快速原型設計
瞭解如何快速設計 AMD Versal AI Engine 中的高效能 DSP 原型
加速 Versal AI Engine 的 DSP 工作負載
提高整體系統效能的關鍵
將工作負載交給最能高效率執行之硬體：可程式化邏輯或 Versal AI Engine，可為能效和整體效能帶來巨大差異。瞭解 Versal AI Engine 為何是高效能 DSP 應用的理想選擇。
提升運算效能並降低功耗
徹底改變您的 DSP 設計並最大化效能。
您知道您可以透過釋放效率和可擴充性，來滿足新一代高效能 DSP 應用程式日益增加的需求嗎？探索 AMD Versal AI Engine 提升您 DSP 設計的 5 種方法。
取得基準測試，將 Versal AI Engine 與先前可程式化邏輯技術進行比較
如需純可程式化邏輯設計與使用 AMD Versal 自適應 SoC 的自適應 SoC + AI Engine 設計之直接基準測試比較，請與銷售人員或您的 FAE 聯絡，以取得基準測試結果與來源設計。
開始使用 AMD
Versal AI Engine DSP 設計流程
網路研討會
開始使用適用於 DSP 的 Versal AI Engine
加速要求最嚴苛的高效能 DSP 應用程式，為新一代的高要求 DSP 工作負載增加 DSP 運算密度。
尾註
- 根據 AMD 在 2024 年 2 月委託第三方進行的基準測試。以採用 Vitis for AI 設計工具的 AMD Versal 自適應 SoC，與採用 Vivado 軟體及 Vitis Model Composer Tool 2023.1 版的傳統可程式化邏輯進行比較，測試項目為訊號處理應用程式 FIR 實作。結果為 3 個設計的平均值。結果可能會因設計規格而有所不同。(VER-034)
尾註
- 根據 AMD 在 2024 年 2 月委託第三方進行的基準測試。以採用 Vitis for AI 設計工具的 AMD Versal 自適應 SoC，與採用 Vivado 軟體及 Vitis Model Composer Tool 2023.1 版的傳統可程式化邏輯進行比較，測試項目為訊號處理應用程式 FIR 實作。結果為 3 個設計的平均值。結果可能會因設計規格而有所不同。(VER-034)