by: AMD
Versal™ Adaptive SoC DMA and Bridge Subsystem for PCIe®는 광범위하게 배포된 업계 표준 PCI Express® 시스템 아키텍처를 사용하는 Versal Adaptive SoC와 다른 디바이스 간의 고성능 데이터 전송을 위한 다양한 옵션을 제공합니다.
Versal™ Adaptive SoC DMA and Bridge Subsystem for PCIe®는 광범위하게 배포된 업계 표준 PCI Express® 시스템 아키텍처를 사용하는 Versal Adaptive SoC와 다른 디바이스 간의 고성능 데이터 전송을 위한 다양한 옵션을 제공합니다. 이 하위 시스템은 PCI Express(PL PCIE4 또는 PL PCIE5)를 위한 강력하고 유연한 Versal Adaptive SoC 통합 블록 내에서 구현됩니다. 다음 세 가지 구현을 사용할 수 있습니다.
QDMA – 수천 개의 대기열을 제공하고 단일 루트 I/O 가상화(SR-IOV)를 통해 여러 물리적/가상 기능을 지원하며 고급 인터럽트 지원을 제공하는 대기열 기반의 구성 가능한 분산-취합 DMA 구현. 이 모드에서 이 IP는 대기열별로 구성할 수 있는 AXI4-MM 및 AXI4-Stream 사용자 인터페이스를 제공합니다. PCIe 시스템 아키텍처 규칙에 기반한 QDMA는 엔드포인트(EP) 사용 사례에 매우 적합하며 독점 시스템 아키텍처를 구축하는 데에도 사용할 수 있습니다.
AXI 브리지 – PCIe 시스템과 AMD 디바이스 내부 AXI4-MM 간의 구성 가능한 브리지 기반 변환 레벨입니다. 이 모드에서 이 IP는 PCIe 읽기 및 쓰기 액세스를 AXI4-MM 인터페이스 명령으로 변환하고 전달하며, 반대로 AXI4-MM 인터페이스 명령을 PCIe 읽기 및 쓰기 액세스로 변환하고 전달합니다. PCIe 시스템 아키텍처 규칙에 기반한 이 AXI 브리지는 루트 포트(RP) 사용 사례와 엔드포인트(EP) 사용 사례에 매우 적합하며 독점 시스템 아키텍처를 구축하는 데에도 사용할 수 있습니다.
XDMA(PL PCIE4만 해당) – 채널 기반의 구성 가능한 분산-취합 DMA 구현으로, 인터럽트 지원 기능이 있는 4개의 C2H(Card-to-Host) 채널과 4개의 H2C(Host-to-Card) 채널을 제공합니다. 이 모드에서 이 IP는 AXI4-MM 또는 AXI4-Stream 사용자 인터페이스를 제공합니다. PCIe 시스템 아키텍처 규칙에 기반한 XDMA는 엔드포인트(EP) 사용 사례에 매우 적합하며 독점 시스템 아키텍처를 구축하는 데에도 사용할 수 있습니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.