Notas da versão do Vivado IP
Este artigo contém uma lista de todos os registros de resposta "Notas da versão do Vivado™ IP - todas as informações do log de alterações de IP" e a versão associada das ferramentas Vivado.
by: AMD
O módulo Interleaver/De-interleaver LogiCORE™ é um projeto compacto e de alta velocidade que é totalmente síncrono, usando um único clock. Seus recursos parametrizáveis suportam a arquitetura Convolucional Forney e a arquitetura de Bloco Retangular. O número de ramificações e os comprimentos das ramificações são parametrizáveis. O núcleo suporta um tamanho de símbolo de 1 a 256 bits.
O módulo Interleaver/De-interleaver LogiCORE™ é um projeto compacto e de alta velocidade que é totalmente síncrono, usando um único clock. Seus recursos parametrizáveis suportam a arquitetura Convolucional Forney e a arquitetura de Bloco Retangular. O número de ramificações e os comprimentos das ramificações são parametrizáveis. O núcleo suporta um tamanho de símbolo de 1 a 256 bits.
Período limite de avaliação de hardware*: ~ 2-3 horas
| LogiCORE™ | Versão | Suporte de AXI4 | Suporte para software | Famílias de dispositivos compatíveis |
|---|---|---|---|---|
| Interleaver/De-interleaver | v8.0 | AXI-Stream |
Vivado™ 2021.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 Artix™ 7 Kintex 7/-2L Virtex 7/-2L/XT SoC adaptativo Versal™ |
| Interleaver/De-interleaver | v7.1 | AXI-Stream | ISE™ 14.2 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT Virtex 6 -1L Spartan™ 6 LXT/LX |
| Interleaver/De-interleaver | v6.0 | Legado | ISE 14.2 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT/-1L Virtex 5 FXT/SXT/LXT Virtex 5 LX Virtex 4 FX/SX/LX Spartan 6 LXT/LX Spartan 3/3E |
Baixe o software necessário na página Downloads no site da AMD. Para obter informações sobre novos recursos, problemas conhecidos e patches, consulte o Centro de soluções de licenciamento.
* Uma licença de avaliação de hardware para qualquer um dos núcleos IP acima permitirá que você parametrize, gere e instancie esses núcleos em seu projeto. Além disso, você poderá executar uma simulação funcional e de temporização e gerar um fluxo de bits que você pode usar para baixar e configurar seu projeto no hardware.
Os núcleos IP nesta tabela estarão totalmente funcionais no dispositivo programado por determinado período. Após esse tempo, o IP atingirá o "tempo limite" (deixará de funcionar) e você precisará baixar e configurar a FPGA novamente.
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.