Versionshinweise zu Vivado IP
Dieser Artikel enthält eine Liste aller Antwortdatensätze für „Vivado™ IP-Versionshinweise – Alle IP-Änderungsprotokollinformationen“ und der zugehörigen Version der Vivado-Tools.
von: AMD
Das Interleaver/De-interleaver LogiCORE™-Modul ist ein schnelles, kompaktes Design, das vollständig synchron ist und einen einzigen Takt verwendet. Die parametrierbaren Funktionen unterstützen sowohl die Forney Convolutional-Architektur als auch die Rectangular Block-Architektur. Die Anzahl der Verzweigungen und die Verzweigungslängen sind parametrierbar. Der Kern unterstützt eine Symbolgröße von 1 bis 256 Bit.
Das Interleaver/De-Interleaver LogiCORE™-Modul ist ein schnelles, kompaktes Design, das vollständig synchron ist und einen einzigen Takt verwendet. Die parametrierbaren Funktionen unterstützen sowohl die Forney Convolutional-Architektur als auch die Rectangular Block-Architektur. Die Anzahl der Verzweigungen und die Verzweigungslängen sind parametrierbar. Der Kern unterstützt eine Symbolgröße von 1 bis 256 Bit.
Zeitüberschreitung bei Hardwareevaluierung *: ~ 2–3 Std.
| LogiCORE™ | Version | AXI4-Unterstützung | Software-Unterstützung | Unterstützte Chipfamilien |
|---|---|---|---|---|
| Interleaver/De-Interleaver | v8.0 | AXI-Stream |
Vivado™ 2021.1 | Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Kintex UltraScale™ Virtex UltraScale Zynq 7000 Artix™ 7 Kintex 7/-2L Virtex 7/-2L/XT Adaptives Versal™ SoC |
| Interleaver/De-Interleaver | v7.1 | AXI-Stream | ISE™ 14.2 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT Virtex 6 -1L Spartan™ 6 LXT/LX |
| Interleaver/De-Interleaver | v6.0 | Legacy | ISE 14.2 | Artix 7 Kintex 7/-2L Virtex 7/-2L/XT Virtex 6 CXT/HXT/LXT/SXT/-1L Virtex 5 FXT/SXT/LXT Virtex 5 LX Virtex 4 FX/SX/LX Spartan 6 LXT/LX Spartan 3/3E |
Erforderliche Software von der AMD Downloads-Seite herunterladen. Informationen zu neuen Funktionen, bekannten Problemen und Patches finden Sie im Lizenzierungscenter.
* Mit einer Lizenz für Hardware-Evaluation für einen der oben genannten IP-Kerne können Sie diese Kerne in Ihrem Design parametrieren, generieren und instanziieren. Außerdem können Sie eine Funktions- und Zeitsimulation durchführen und einen Bitstrom generieren, mit dem Sie Ihr Design in der Hardware herunterladen und konfigurieren können.
Die IP-Kerne in dieser Tabelle sind im programmierten Gerät für einen bestimmten Zeitraum voll funktionsfähig. Nach diesem Zeitraum wird die IP deaktiviert (funktioniert nicht mehr), und Sie müssen das FPGA erneut herunterladen und konfigurieren.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.