Notas da versão do Vivado IP
Este artigo contém uma lista de todos os registros de resposta “Notas da versão do Vivado™ IP - todas as informações do log de alterações de IP” e a versão associada das ferramentas Vivado.
by: AMD
O LogiCORE™ IP High Speed Ethernet IP Subsystem implementa o MAC (Media Access Controller, Controlador de acesso à mídia) Ethernet 40G ou 50G com uma PCS (Physical Coding Sublayer, Subcamada de codificação física) ou PCS independentes.
A solução LogiCORE™ IP 40G/50G Ethernet fornece um Controlador de Acesso de mídia Ethernet de 40 Gigabit ou 50 Gigabit por segundo (Gbps) integrado a um PCS/PMA nos modos BASE-R/KR ou um PCS/PMA independente nos modos BASE-R/KR. O núcleo foi projetado para funcionar com a mais recentes FPGAs UltraScale™ e UltraScale+™.
O IP Ethernet 50G foi projetado conforme o novo padrão do Consórcio Ethernet 25G/50G e suporta a demanda de data centers em nuvem para viabilizar soluções de menor custo e maior desempenho entre o servidor e o switch top-of-rack, além de dobrar a densidade do painel frontal.
O botão de avaliação acima licencia a opção de licença de avaliação 40G/50G Ethernet MAC + PCS/PMA (50GEMAC). Se você também precisar usar 40/50G Ethernet PCS/PMA com FEC/Autonegociação (40G-KR4/50-KR2) ou XLAUI/LAUI, use os links de avaliação abaixo. (Consulte a aba Pedido para mais detalhes)
O MAC/PCS 40G/50G Ethernet da AMD só é fornecido em forma de lista de rede para clientes Ethernet licenciados. A lista de rede é configurada com base nos detalhes fornecidos pelo usuário. Conforme descrito nas informações de pedido abaixo, um e-mail de confirmação que inclui detalhes de configuração será enviado a você.
A única finalidade dos núcleos Ethernet é ajudar você a criar projetos para dispositivos AMD. A AMD reserva-se o direito de negar acesso aos produtos de núcleo Ethernet. Os núcleos Ethernet são licenciados de acordo com o Contrato de licença do projeto do núcleo.
Para adquirir qualquer um desses núcleos de IP, entre em contato com um Representante de Vendas local e mencione o(s) número(s) de peça apropriado(s) da tabela abaixo.
| Descrição | Número da peça | Chave de licença |
| 40G/50G Ethernet MAC + BASE-R* | EF-DI-50GEMAC-PROJ EF-DI-50GEMAC-SITE |
l_eth_mac_pcs |
| 50GBASE-KP (RS-FEC (544, 514)**/*** AN/LT) 50GBASE-KR2 (RS-FEC (528, 514), AN/LT) 40GBASE-KR4 (Cláusula 74 FEC, AN/LT) RS-FEC de 50G (Independente ou somado a EF-DI-50GEMAC) XLAUI/LAUI (40GBASE-R/50GBASE-R) |
EF-DI-50GBASE-KR2-PROJ EF-DI-50GBASE-KR2-SITE |
l_eth_basekr ieee802d3_50g_rs_fec l_eth_baser |
| XLAUI/LAUI (40GBASE-R/50GBASE-R) (AN/LT/FEC não estão incluídos neste número da peça) |
EF-DI-LAUI-PROJ EF-DI-LAUI-SITE |
l_eth_baser |
* Para ter acesso ao XLAUI/LAUI independente (40GBASE-R/50GBASE-R), você precisa solicitar o EF-DI-LAUI-XXXX ou o EF-DI-50GBASE-KR2-xxxx O 50G RS-FEC (544, 514) está disponível como um IP rígido nos dispositivos UltraScale+™ 58G no transceptor GTM sem custo adicional |
||
Como parte da notificação para a configuração Ethernet, será solicitado que você aceite o Contrato de licença do projeto de núcleo. O endereço de e-mail associado à sua conta AMD.com deve ser válido e comercial para que a lista de rede seja aprovada.
Depois que você assinar o Contrato de licença do núcleo e o núcleo tiver sido configurado de acordo com a especificação, o IP LogiCORE™ para FPGAs da AMD será fornecido a você.
Período limite de avaliação de hardware*: ~ 8 horas
| LogiCORE™ | Versão | Suporte de AXI4 | Suporte para software | Famílias de dispositivos compatíveis |
|---|---|---|---|---|
| 40G/50G Ethernet Subsystem |
v3.3 | AXI4-Stream | Vivado™ 2024.2 | SoC adaptativo Versal™ Kintex™ UltraScale+™ Virtex™ UltraScale+ MPSoC Zynq™ UltraScale+ RFSoC Zynq UltraScale+ Kintex UltraScale™ Virtex UltraScale |
Baixe o software necessário na página Downloads no site da AMD. Para obter informações sobre novos recursos, problemas conhecidos e patches, consulte o Centro de soluções de licenciamento.
* Uma licença de avaliação de hardware para qualquer um dos núcleos IP acima permitirá que você parametrize, gere e instancie esses núcleos em seu projeto. Além disso, você poderá executar uma simulação funcional e de temporização e gerar um fluxo de bits que você pode usar para baixar e configurar seu projeto no hardware.
Os núcleos IP nesta tabela estarão totalmente funcionais no dispositivo programado por determinado período. Após esse tempo, o IP atingirá o "tempo limite" (deixará de funcionar) e você precisará baixar e configurar a FPGA novamente.
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.