Vivado IP-Versionshinweise
Dieser Artikel enthält eine Liste aller Antwortdatensätze für „Vivado™ IP-Versionshinweise – Alle IP-Änderungsprotokolldaten“ und der zugehörigen Version der Vivado-Tools.
von: AMD
Das LogiCORE™ IP High Speed Ethernet IP-Subsystem implementiert den 40G- oder 50G-Ethernet Media Access Controller (MAC) mit einem Physical Coding Sublayer (PCS) oder Stand-alone-PCS.
Die LogiCORE™ IP 40G/50G Ethernet-Lösung bietet einen Ethernet Media Access Controller mit 40 Gigabit oder 50 Gigabit pro Sekunde (Gbit/s), der mit einem PCS/PMA im BASE-R/KR-Modus oder mit Standalone-PCS/PMA im BASE-R/KR-Modus integriert ist. Der Kern ist für die Verwendung mit den neuesten UltraScale™- und UltraScale+™-FPGAs konzipiert.
Der 50G Ethernet IP-Kern wurde gemäß dem neuen 25 Gbit/s-Ethernet Consortium-Standard entwickelt und unterstützt die Anforderungen von Cloud-Rechenzentren, um kostengünstigere Lösungen mit höherer Performance zwischen dem Server und dem obersten Rack-Switch zu ermöglichen und die Frontplattendichte um den Faktor zwei zu erhöhen.
Die Evaluierungsschaltfläche oben lizenziert die Option 40G/50G Ethernet MAC + PCS/PMA (50GEMAC), Evaluierungslizenzoption. Wenn Sie außerdem 40/50G Ethernet PCS/PMA mit FEC/Auto-Negotiation (40G-KR4/50-KR2) oder XLAUI/LAUI benötigen, nutzen Sie bitte die folgenden Evaluierungslinks. (Weitere Informationen finden Sie auf der Registerkarte „Bestellung“.)
AMD 40G/50G Ethernet MAC/PCS wird nur lizenzierten Ethernet-Kunden in Netzlistenform zur Verfügung gestellt. Die Netzliste wird basierend auf den vom Benutzer angegebenen Details konfiguriert. Wie in den nachfolgenden Bestellinformationen beschrieben, erhalten Sie eine Bestätigungs-E-Mail mit Konfigurationsdetails.
Der einzige Zweck der Ethernet-Kerne besteht darin, Ihnen bei der Entwicklung von Designs für AMD Geräte zu helfen. AMD behält sich das Recht vor, den Zugriff auf die Ethernet-Kern-Produkte zu verweigern. Die Ethernet-Kerne sind im Rahmen der Kern-Projekt-Lizenzvereinbarung (Core Project License Agreement) lizenziert.
Wenn Sie einen dieser IP-Kerne erwerben möchten, wenden Sie sich an Ihren Vertriebsmitarbeiter vor Ort und geben Sie dabei die entsprechende(n) Teilenummer(n) aus der nachstehenden Tabelle an.
| Beschreibung | Teilenummer | Lizenzschlüssel |
| 40G/50G Ethernet MAC + BASE-R* | EF-DI-50GEMAC-PROJ EF-DI-50GEMAC-SITE |
l_eth_mac_pcs |
| 50GBASE-KP (RS-FEC (544, 514)**/*** AN/LT) 50GBASE-KR2 (RS-FEC (528, 514), AN/LT) 40GBASE-KR4 (Clause 74 FEC, AN/LT) 50G RS-FEC (Standalone oder Adder zu EF-DI-50GEMAC) XLAUI/LAUI (40GBASE-R/50GBASE-R) |
EF-DI-50GBASE-KR2-PROJ EF-DI-50GBASE-KR2-SITE |
l_eth_basekr ieee802d3_50g_rs_fec l_eth_baser |
| XLAUI/LAUI (40GBASE-R/50GBASE-R) (AN/LT/FEC sind in dieser Teilenummer nicht enthalten) |
EF-DI-LAUI-PROJ EF-DI-LAUI-SITE |
l_eth_baser |
*Für den Zugriff auf Stand-alone-XLAUI/LAUI (40GBASE-R/50GBASE-R) müssen Sie EF-DI-LAUI-XXXX oder EF-DI-50GBASE-KR2-xxxx bestellen **50G RS-FEC (544, 514) ist als gehärtetes IP in UltraScale+™ 58G-Geräten im GTM-Transceiver ohne zusätzliche Kosten erhältlich |
||
Im Rahmen der Benachrichtigung für die Ethernet-Konfiguration werden Sie aufgefordert, die Kern-Projekt-Lizenzvereinbarung (Core Project License Agreement) zu akzeptieren. Die mit Ihrem AMD.com-Konto verknüpfte E-Mail-Adresse muss eine gültige Firmen-E-Mail-Adresse sein, damit die Netzliste genehmigt werden kann.
Sobald Sie die Core-Lizenzvereinbarung ausgeführt haben und der Kern gemäß den Spezifikationen konfiguriert wurde, erhalten Sie die LogiCORE™ IP für AMD FPGAs.
Zeitüberschreitung bei Hardwareevaluierung*: ~ 8 Std.
| LogiCORE™ | Version | AXI4-Unterstützung | Software-Unterstützung | Unterstützte Chipfamilien |
|---|---|---|---|---|
| 40G/50G Ethernet Subsystem |
v3.3 | AXI4-Stream | Vivado™ 2024.2 | Adaptives Versal™ SoC Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ MPSoC Zynq UltraScale+ RFSoC Kintex UltraScale™ Virtex UltraScale |
Erforderliche Software von der AMD Downloads-Seite herunterladen. Informationen zu neuen Funktionen, bekannten Problemen und Patches finden Sie im Lizenzierungscenter.
* Mit einer Lizenz für Hardware-Evaluation für einen der oben genannten IP-Kerne können Sie diese Kerne in Ihrem Design parametrieren, generieren und instanziieren. Außerdem können Sie eine Funktions- und Zeitsimulation durchführen und einen Bitstrom generieren, mit dem Sie Ihr Design in der Hardware herunterladen und konfigurieren können.
Die IP-Kerne in dieser Tabelle sind im programmierten Gerät für einen bestimmten Zeitraum voll funktionsfähig. Nach diesem Zeitraum wird die IP deaktiviert (funktioniert nicht mehr), und Sie müssen das FPGA erneut herunterladen und konfigurieren.
Bestimmte AMD Technologien erfordern möglicherweise die Ermöglichung oder Aktivierung durch Dritte. Die unterstützten Funktionen können je nach Betriebssystem variieren. Bitte informieren Sie sich beim Systemhersteller über spezifische Funktionen. Keine Technologie oder kein Produkt kann vollständig sicher sein.