Aldec
A Aldec Inc. fornece verificação de projeto avançada e tecnologia de depuração robusta para a comunidade de engenharia de hardware há mais de 25 anos.
A vantagem da AMD para o desenvolvimento de sistemas de prototipagem baseada em FPGA
A prototipagem baseada em FPGA é um processo de depuração, verificação e validação de parte ou de todo um sistema em um ou mais FPGAs ou SoCs adaptativos. A prototipagem assistida por FPGA reduz o tempo de comercialização, permitindo a covalidação de hardware e software antes de as peças físicas estarem disponíveis.
A AMD oferece o maior FPGA e SoC adaptativo de capacidade do setor1, com latência melhorada de E/S e transceptor para maximizar o desempenho do sistema.
O maior SoC adaptativo de capacidade lógica do mundo1
- Reduz o número de partições e simplifica o layout da placa
- Permite 2X mais capacidade da plataforma2
- Permite um desempenho 2X superior do sistema3
Ferramentas de implementação do AMD Vivado™ ML
- Tempo de compilação reduzido
- Melhora a qualidade dos resultados
- O clocking tipo ASIC mapeia com eficiência árvores de relógio ASIC e SoC complexas
E/S e transceptores de alta largura de banda e baixa latência
- Multiplexação de pinos eficiente entre SoCs adaptativos
- Reduz a latência entre partições para melhorar o desempenho do sistema
- Suporte de ponta com o nosso IP High-Speed Transceiver Pin Multiplexing
Soluções de depuração de visibilidade total
- Modificações da sonda de depuração reentrantes para uma rápida resposta de depuração
- Suporte para readback, writeback e captura de estado baseada em configuração
- Depuração de alta velocidade por meio de PCIe®
- ILA de armazenamento profundo para descarregar dados de captura na memória externa
Exemplo de projeto
Alvo ideal para prototipagem de ASIC, SoC e IP
- Processadores no chip Arm A-72 dual-core e R5 dual-core para codesenvolvimento de hardware/software
- Ecossistema de IP abrangente para integração de estímulos periféricos rápidos
- Blocos rígidos integrados para economizar energia e utilização de recursos
Ampliar imagem
Portfólio
Dispositivo AMD Versal™ Premium VP1902: O maior SoC adaptativo do mundo4
O SoC adaptativo AMD Versal™ Premium VP1902 é o primeiro dispositivo de classe de emulação a apresentar um subsistema de processamento escalar no chip, que permite uma ampla gama de modos de uso de geração de controle e estímulo para desenvolvimento de firmware de software/firmware e ativação de sistema.
O dispositivo VP1902 duplica a capacidade do dispositivo2 em comparação com o dispositivo Virtex™ UltraScale+™ VU19P para acomodar subsistemas de projeto e IP maiores. O processador A72 Arm® no chip permite uma grande variedade de casos de uso de prototipagem para codesenvolvimento de software e hardware. O XPIO e MIPI D-PHY permitem uma grande variedade de estímulos de periféricos rápidos. Esses recursos de silício se combinam para fornecer uma solução ideal para atender às demandas de prototipagem de desenvolvimento de ASIC, IP e SoC de ponta.
Parceiros de computação adaptativa AMD em destaque
Começar
Crie protótipos com o AMD Versal Premium
Dispositivo AMD Versal™ Premium VP1902: O maior SoC adaptativo do mundo
- 2x maior densidade lógica2 em comparação com o dispositivo AMD Virtex™ UltraScale+™ VU19P
- 2x mais largura de banda agregada de E/S5 e 2,3x mais largura de banda de transceptor6 para escalabilidade
- Latência de E/S reduzida e matriz SLR dois por dois para melhor desempenho do sistema
Pacote de projeto AMD VivadoTM ML
O pacote de projeto AMD Vivado™ ML oferece uma experiência de desenvolvimento de última geração com novos recursos de implementação projetados para melhorar o tempo de compilação e a qualidade dos resultados.
Suporte e recursos
Entre em contato com o departamento de vendas
Nossa equipe de vendas está aqui para ajudar você na tomada das melhores decisões tecnológicas com base em suas necessidades específicas.
Notas de rodapé
- Com base na análise interna da AMD, maio de 2023. (VER-009)
- Com base na análise interna da AMD de maio de 2023, comparando o número de células lógicas do sistema do dispositivo Versal Premium VP1902 com o dispositivo Virtex UltraScale+ VU19P. (VER-001)
- Com base na análise de desempenho de clock interno do sistema AMD realizada em maio de 2023, comparando o dispositivo Versal Premium VP1902 com o dispositivo Virtex UltraScale+ VU19P em uma variedade de tamanhos de projeto e redes de corte. (VER-006)
- Com base na análise interna da AMD realizada em maio de 2023 com uma contagem de LUT de seis entradas para comparar o dispositivo Versal Premium VP1902 em comparação com a FPGA Intel Stratix 10 GX 10M. (VER-002)
- Com base nos testes do AMD Labs usando um pacote A6865 para simular o desempenho da taxa de dados XPIO de um dispositivo AMD Versal Premium VP1902 em comparação com a taxa de dados publicada de uma FPGA AMD Virtex UltraScale+ VU19P. Os resultados reais podem variar. (VER-003)
- Com base no cálculo do AMD Labs realizado em maio de 2023 da largura de banda agregada do transceptor de um pacote B6865 do dispositivo Versal Premium VP1902 em comparação com um pacote B3824 do dispositivo Virtex UltraScale+ VU19P, considerando GTY/GTYPs executados a 32 G e GTMs executados a 56 G. (VER-005)
Notas de rodapé
- Com base na análise interna da AMD, maio de 2023. (VER-009)
- Com base na análise interna da AMD de maio de 2023, comparando o número de células lógicas do sistema do dispositivo Versal Premium VP1902 com o dispositivo Virtex UltraScale+ VU19P. (VER-001)
- Com base na análise de desempenho de clock interno do sistema AMD realizada em maio de 2023, comparando o dispositivo Versal Premium VP1902 com o dispositivo Virtex UltraScale+ VU19P em uma variedade de tamanhos de projeto e redes de corte. (VER-006)
- Com base na análise interna da AMD realizada em maio de 2023 com uma contagem de LUT de seis entradas para comparar o dispositivo Versal Premium VP1902 em comparação com a FPGA Intel Stratix 10 GX 10M. (VER-002)
- Com base nos testes do AMD Labs usando um pacote A6865 para simular o desempenho da taxa de dados XPIO de um dispositivo AMD Versal Premium VP1902 em comparação com a taxa de dados publicada de uma FPGA AMD Virtex UltraScale+ VU19P. Os resultados reais podem variar. (VER-003)
- Com base no cálculo do AMD Labs realizado em maio de 2023 da largura de banda agregada do transceptor de um pacote B6865 do dispositivo Versal Premium VP1902 em comparação com um pacote B3824 do dispositivo Virtex UltraScale+ VU19P, considerando GTY/GTYPs executados a 32 G e GTMs executados a 56 G. (VER-005)