이미지 확대

PCI Express®(PCIe®) Gen2에 메모리 매핑된 AXI

PCIe® Gen2 IP에 메모리 매핑된 AXI는 AMD EDK™(Embedded Development Kit) 및 AMD 플랫폼 스튜디오 도구 흐름을 위해 설계되었습니다.

설계 도구 지원: Vivado Software, ISE Design Suite
번들 구성: Vivado Software, Embedded Development Kit
라이선스: End User License Agreement
디바이스 지원: Artix 7, Kintex 7, Virtex 7, Zynq 7000

개요
문서
지원되는 도구 버전

제품 설명

PCIe® Gen2 IP 코어에 메모리 매핑된 AXI는 AXI4 인터페이스와 Gen2 PCI Express®(PCIe) 실리콘 하드 코어 간의 인터페이스를 제공합니다. AXI4 PCIe는 AXI4 아키텍처와 PCIe 네트워크 간에 완전한 브리지 기능을 제공합니다. IP는 PCIe 코어, GT 인터페이스, AXI4 인터페이스로 구성됩니다. 브리지 회로는 FPGA 패브릭에 구현되어 있고 PCIe 코어와 GT는 FPGA에 통합된 요소입니다.

AXI4 PCIe 코어는 트랜잭션 수준에서 AXI4 명령을 PCIe TOP 패킷으로, PCIe 요청을 AXI4 명령으로 변환합니다.

주요 기능 및 이점

PCIe 메모리에 대한 AXI4 메모리 액세스 지원
PCIe 디바이스에 AXI4 마스터 액세스 제공
AXI4 트랜잭션을 적절한 PCIe TLP(Transaction Layer Packet) 패킷으로 변환
완료 처리가 필요한 PCIe TLP 추적 및 관리
인터럽트를 통해 PCIe 코어에서 감지된 오류 상태 표시

리소스 활용

PCI Express에 메모리 매핑된 AXI

문서

Vivado IP 릴리즈 노트

이 문서에는 모든 'Vivado™ IP 릴리즈 노트 - 모든 IP 변경 로그 정보' 답변 기록과 관련 Vivado Tools 릴리즈의 목록이 포함되어 있습니다.

릴리즈 노트 보기

DS820 - LogiCORE IP AXI RC/EP Bridge for PCI Express(v1.03.a) 데이터 시트(AXI)(DS820)(v1.03a)

Advanced eXtensible Interface (AXI) Root Port/Endpoint (RP/EP) Bridge for PCI Express®는 AXI4와 PCI Express 간의 인터페이스입니다. 이 문서에서는 AXI Bridge for PCI Express에서 구현되는 모든 기능 모듈, 레지스터, 인터페이스의 정의와 참조를 제공합니다. 이 문서에는 이 코어의 AXI4 버전에 대한 정보가 포함되어 있습니다.

데이터 시트 보기