AMD Spartan™ UltraScale+™:值得信赖的 FPGA。在每一个重要方面皆如此。
May 13, 2026
设计成本和功耗受限的应用本身已颇具挑战,而要找到一款能兼顾所有需求的 FPGA 更是难上加难。市面上 FPGA 品类繁多,工程师在做出正确选择之前,必须仔细评估各方面的设计指标。
AMD Spartan UltraScale+ FPGA 让您轻松做出选择
AMD Spartan™ UltraScale+™ FPGA 可在单一器件中提供更高的性能、更低的功耗、更小的封装尺寸以及现代应用所需的各类外设:
- 功耗降低高达 42%1
- 满足严格的散热和功耗预算要求,避免主动散热,并降低系统总物料清单 (BOM) 及运营成本
- 整体尺寸缩小 44%2
- 简化 PCB 布线并实现更小的机箱尺寸,尤其适用于手持式应用
- 16.3 Gb/s 收发器 | PCIe® Gen 4x8 | 最多 572 个 I/O
- 连接更多传感器和外设,并利用最新的接口标准降低延迟
- 性能功耗比提升高达 2.25 倍3
- 在相同的功耗预算内运行更丰富的工作负载,或者以显著更低的功耗实现相同的功能
- FMAX 提升高达 29%4
- 使用 FPGA 承载更多任务,并为未来的功能扩展预留空间
- 完备的安全功能,支持后量子加密 (PQC) 及符合 CNSA 2.0 标准的安全启动
不必妥协选择“勉强够用”的器件。Spartan UltraScale+ FPGA 在各项关键指标上表现卓越,甚至超出预期。
2.25 倍性能功耗比优势:大多数设计师未曾拥有的选择
性能功耗比是决定后续所有设计环节的核心指标,包括散热评估、电源分配架构和物料清单 (BOM)。
AMD 对 26 个 Open Core 设计进行了评估,结果表明 Spartan UltraScale+ FPGA 的架构运行速度提升高达 29%4,这相当于整整提升了一个速度等级。AMD FPGA 拥有 2.25 倍性能功耗比优势3,为您提供大多数设计师从未拥有的选择:在现有的功耗预算内运行更丰富、更复杂的工作负载,或者以显著更低的功耗运行相同的工作负载。无论哪种方式,您的系统都将获益。
降低设计复杂度与系统总成本
在许多低端应用中,FPGA 需要与外部独立 MCU 通信以进行系统管理和控制。凭借显著更高的性能功耗比,设计师现在可以选择将 MCU 功能直接集成到 FPGA 架构内部。利用 Spartan UltraScale+ FPGA 高性能架构上的 AMD MicroBlaze™ V 软核处理器,可在每个时钟周期内处理更多数据。通过减少独立元器件,助您降低设计复杂度和系统总成本。此外,您还可以通过选择更小的封装来缩小设计尺寸。Spartan UltraScale+ FPGA 的整体尺寸缩小了 44%,为您节省了 PCB 布板空间2。或者,如果将带有收发器的器件做到最小尺寸是您的首要任务,Spartan UltraScale+ (SU45P) FPGA 的封装尺寸缩小了 77%2。
在实际应用中实现真实收益
所有这些优势均可在各个垂直应用领域转化为真实收益。以下是几个示例:
- 机器视觉:当今的工业相机既需要满足低成本、低功耗与紧凑尺寸等要求,同时还需要兼容全新的传感器和输出接口,以跟上生产线快速迭代的步伐。Spartan UltraScale+ FPGA 可满足所有这些要求,并确保您的设计在整个生命周期内均不会落伍。
- 工业自动化:要通过自动化充分提高生产力,需要灵活的连接能力、实时数据处理能力以及功能安全保障。凭借全面互通互联能力、高达 384 个 DSP slice 和先进的安全功能,Spartan UltraScale+ FPGA 可满足所有这些需求。
- 数据中心:Spartan UltraScale+ FPGA 可助力打造支持 PQC 技术的新一代服务器设计,同时提供 AMD 成本优化型 FPGA 产品组合中最高的 I/O 逻辑单元比5,并可与 AMD EPYC(霄龙)服务器 CPU 集成。
如需进一步了解特定于各应用领域的具体优势,请参阅链接的解决方案简报。
供应商稳定性至关重要
在当今的供应环境下,您选择的不仅仅是 FPGA,更是一个能够在整个生命周期内满足您需求的合作伙伴。在做出选择时,长期供应保障、工具链稳定性以及供应商的持久实力是关键参数,尤其是对于产品生命周期长达 10 到 15 年以上的工业和汽车项目。
AMD 有目共睹的成功业绩和卓越稳定性,对于客户的成功至关重要。依托与 TSMC 的长期合作伙伴关系,AMD 能够为您提供值得信赖的供应链连续性保障。Spartan UltraScale+ FPGA 的生命周期已延长至 2045 年以后。
选择 Spartan UltraScale+ 器件,您将得到一个值得信赖的供应商,并获得更高的性能、更低的功耗、更小的封装尺寸和最新的外设。
立即开始使用 Spartan UltraScale+ FPGA 进行设计。
附注
- 基于 AMD 于 2025 年 11 月进行的内部分析,使用 Power Design Manager 2025.1 对 Spartan UltraScale+ 器件进行功耗估算。实际功耗和实现的节能效果将因器件、客户设计规格、系统配置和其他因素而异 (SUS-024)
- 基于 2026 年 4 月根据相应数据手册进行的分析。在逻辑容量(密度)相同或资源相同的情况下,Spartan UltraScale+ FPGA 提供更小的封装尺寸选项。结果可能因配置不同而异。(SUS-026)
- 基于 AMD 于 2025 年 11 月进行的内部分析,使用 Power Design Manager 2025.1 对 AMD Spartan UltraScale+ FPGA 器件进行功耗估算;与此同时分析了 Vivado 2025.1 针对 Spartan UltraScale+ 器件的 FMAX 性能结果。实际功耗和实现的节能效果将因器件、客户设计规格、系统配置和其他因素而异。(SUS-025)
- 基于 AMD 于 2025 年 7 月进行的测试,在 AMD Vivado EDA 工具 25.1 中运行 26 个设计并满足时序要求(裕量小于 1 ns,且幅度不超过请求时间周期的 10%),取 (16 nm) AMD Spartan UltraScale+ SU35P-1LV FPGA(最慢速度等级)的 FMAX 分数 (MHz)。所述测试结果基于 26 个设计测算得出的几何平均值。测试结果可能因器件和速度等级、客户设计规格、系统配置及其他因素而异。(SUS-021)
- 基于 AMD 2023 年 12 月的内部分析,对比了 AMD Spartan UltraScale+ FPGA 与前几代 AMD 成本优化型 FPGA 的总 I/O 逻辑单元比。(SUS-001)
- 基于 AMD 于 2025 年 11 月进行的内部分析,使用 Power Design Manager 2025.1 对 Spartan UltraScale+ 器件进行功耗估算。实际功耗和实现的节能效果将因器件、客户设计规格、系统配置和其他因素而异 (SUS-024)
- 基于 2026 年 4 月根据相应数据手册进行的分析。在逻辑容量(密度)相同或资源相同的情况下,Spartan UltraScale+ FPGA 提供更小的封装尺寸选项。结果可能因配置不同而异。(SUS-026)
- 基于 AMD 于 2025 年 11 月进行的内部分析,使用 Power Design Manager 2025.1 对 AMD Spartan UltraScale+ FPGA 器件进行功耗估算;与此同时分析了 Vivado 2025.1 针对 Spartan UltraScale+ 器件的 FMAX 性能结果。实际功耗和实现的节能效果将因器件、客户设计规格、系统配置和其他因素而异。(SUS-025)
- 基于 AMD 于 2025 年 7 月进行的测试,在 AMD Vivado EDA 工具 25.1 中运行 26 个设计并满足时序要求(裕量小于 1 ns,且幅度不超过请求时间周期的 10%),取 (16 nm) AMD Spartan UltraScale+ SU35P-1LV FPGA(最慢速度等级)的 FMAX 分数 (MHz)。所述测试结果基于 26 个设计测算得出的几何平均值。测试结果可能因器件和速度等级、客户设计规格、系统配置及其他因素而异。(SUS-021)
- 基于 AMD 2023 年 12 月的内部分析,对比了 AMD Spartan UltraScale+ FPGA 与前几代 AMD 成本优化型 FPGA 的总 I/O 逻辑单元比。(SUS-001)