作者: AMD
AMD MIPI CSI Receiver Subsystems 在 UltraScale+™ 器件上，實現行動產業處理器介面(Mobile Industry Processor Interface, MIPI) 為基礎的攝影機序列介面 2 (Camera Serial Interface, CSI-2) 第 1.1 版規格，讓使用者能從 MIPI CSI2 攝影機感測器擷取原始影像。
自 2020.1 發行版本起，本產品包含於 Vivado™ 組合包內。
AMD MIPI CSI2 Receiver Subsystem 和 MIPI CSI 2 Transmitter Subsystems 在 AMD UltraScale+™ 器件上，實現以行動產業處理器介面(Mobile Industry Processor Interface, MIPI) 為基礎的攝影機序列介面 2 (Camera Serial Interface, CSI-2) 第 1.1 版規格，讓使用者能從 MIPI CSI2 攝影機感測器擷取原始影像，或傳送至 MIPI 為基礎的影像感測器處理器。CSI2 接收器和發射器可以用 UltraScale+ 現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs) 實現，而不需要外部的 D-PHY 橋接器。7 系列器件需要外部 D-PHY 橋接器或被動元件，才能實作 D-PHY 層。這些子系統可快速選擇頂層參數，並自動化大部分的低層參數化。AXI4 Stream 介面讓其他採用 AXI4 的子系統能輕鬆流暢連接 CSI 控制器。
MIPI CSI2 接收器和發射器子系統設計符合 MIPI CSI-2 第 1.1 版規格標準，包含以下功能
| LogiCORE™ | 版本 | AXI4 支援 | 軟體支援 | 支援的器件系列 |
|---|---|---|---|---|
| MIPI D-PHY | v4.3 | AXI4-Lite |
Vivado™ 2023.1 | Versal™ 自適應 SoC Kintex™ UltraScale+™ Virtex™ UltraScale+ Zynq™ UltraScale+ Artix™ 7 Kintex 7 Virtex 7 Zynq 7000 |
| MIPI CSI-2 TX Controller Subsystem | v2.2 (TX) | AXI4-Lite AXI4-Stream |
Vivado 2023.1 | Versal 自適應 SoC Kintex UltraScale+ Virtex UltraScale+ Zynq UltraScale+ Artix 7 Kintex 7 Virtex 7 Zynq 7000 |
| MIPI CSI-2 RX Controller Subsystem | v5.3 (RX) | AXI4-Lite AXI4-Stream |
Vivado 2023.1 | Versal 自適應 SoC Kintex UltraScale+ Virtex UltraScale+ Zynq UltraScale+ Artix 7 Kintex 7 Virtex 7 Zynq 7000 |
特定 AMD 技術可能需要第三方的啟用或啟動。支援的功能可能會因作業系統而異。 如需特定功能，請向系統製造商確認。沒有技術或產品是絕對安全的。