什麼是 AMD Value Package (AVP)？
AMD Value Package (AVP) 是一套多合一的解決方案，專為協助工程團隊加速開發流程、降低成本並激發創新而設計。每項訂閱均包含 AMD Vivado™ Enterprise Edition 授權與彈性訓練點數，並可選擇擴充額外的 IP、套件與工具。AVP 可擴充且能自行調適，可隨著團隊成長而擴充，讓您的團隊能減少花費在管理資源的心力，專注於打造下一個創新成果。
為什麼要選擇 AMD Value Package？
公司優勢
- 加速產品上市：專為縮短上市時間以取得競爭優勢所設計。
- 成本降低策略：降低一次性工程支出，有助於改善預算狀況。
- 人才培育：透過進階訓練計畫來提升工程生產力和人才留任。
- 最大化效率：透過運用策略性 IP 與開發套件，可降低停機時間與成本支出。
工程優勢
- 最佳化協同合作：簡化的設計工具可提升團隊合作與工作效率。
- 高效訓練解決方案：透過 ATP 和隨選學習降低支援需求。
- 經實證的 IP 使用：透過可信賴的智慧財產資源加速開發週期。
- 提升輸出品質：使用功能強大的開發套件來提升生產力。
AMD 自適應 SoC 和 FPGA 設計工具
AMD 提供軟體與硬體開發環境及嵌入式平台，提供一系列熟悉且功能強大的工具、程式庫與方法。這些環境設計用於縮短開發時間，同時讓開發人員能輕鬆且隨需建立客製的硬體加速器。
這些工具讓 AI 科學家、應用程式與演算法工程師、嵌入式軟體開發人員，以及傳統硬體開發人員等各種開發人員，都能使用 AMD 自適應運算解決方案。
嵌入式開發訓練與指導
瞭解如何利用 x86 嵌入式處理器來加速開發，並運用採用 AMD Vitis™ 統一軟體平台和 Vivado™ Design Suite 的最佳實務與設計技術，設計與程式化自適應 SoC 和 FPGAs。
無論您是專家或新手，我們的目標都是協助您掌握設計開發的每一步。
適用於 FPGAs 原型設計的評估套件
AMD 提供各式各樣的評估套件，支援開發自適應 SoC 和 FPGA 設計。
評估板與套件包括所有硬體、設計工具、IP 及預先驗證的參考設計元件，可在各種市場與應用中進行評估與開發。這些套件非常適合用於快速 FPGAs 原型設計與嵌入式系統驗證。
以 AMD IP 核心與設計流程加速開發
透過 AMD IP 解決方案簡化開發
AMD 與其合作夥伴提供豐富多樣的智慧財產 (IP)，目的就是要用最尖端的解決方案簡化您的開發程序。
我們的 IP 解決方案通過最高標準的嚴格測試與驗證，支援 RTL 與 IP Integrator (IPI) 設計流程，並且提供範例、軟體驅動程式與詳盡的說明文件。
透過 AMD 與合作夥伴 IP 增強應用程式並縮短上市時間。
開始
請向 AMD 或全球授權經銷商購買。
- 聯絡 AMD
- 請聯絡授權經銷商