Vivado IP 릴리즈 노트
이 문서에는 모든 'Vivado™ IP 릴리즈 노트 - 모든 IP 변경 로그 정보' 답변 기록과 관련 Vivado Tools 릴리즈의 목록이 포함되어 있습니다.
by: AMD
Integrated Logic Analyzer (ILA) IP with AXIS Interface는 디자인 내에서 내부 신호와 AXI 인터페이스를 디버그하고 모니터링할 수 있는 구성 가능한 로직 분석기 코어입니다.
Integrated Logic Analyzer (ILA) IP with AXIS Interface는 디자인 내에서 내부 신호와 AXI 인터페이스를 디버그하고 모니터링할 수 있는 구성 가능한 로직 분석기 코어입니다. ILA 코어에는 부울 트리거 방정식과 에지 전환 트리거 등 많은 고급 기능이 포함되어 있습니다. 이 코어는 이벤트를 트리거하고 내부 신호에서 데이터를 캡처하는 데 사용할 수 있을 뿐만 아니라 하나 이상의 AXI 인터페이스(AXI4-MM 또는 AXI4-S)의 트랜잭션 수준 디버그에도 사용할 수 있습니다.
ILA IP에는 소프트웨어 통신 및 제어/상태 관리를 위한 디버그 마스터 인터페이스 또는 코어(예: 디버그 허브)에 연결하기 위한 전용 AXIS 인터페이스가 있습니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.