Vivado IP リリース ノート
このアンサーには、すべての「Vivado™ IP リリース ノート - すべての IP 変更ログ情報」アンサーと関連する Vivado ツール リリースがリストされています。
作成者: AMD
Integrated Logic Analyzer (ILA) IP with AXIS interface IP は、デザイン内の内部信号や AXI インターフェイスをデバッグ/監視できる構成可能なロジック アナライザー コアです。
Integrated Logic Analyzer (ILA) IP with AXIS interface IP は、デザイン内の内部信号や AXI インターフェイスをデバッグ/監視できる構成可能なロジック アナライザー コアです。この ILA コアには、ブールトリガー方程式やエッジ遷移トリガーなどのアドバンス機能が多く含まれています。イベント トリガーや内部信号のデータ キャプチャに使用できるだけでなく、複数の AXI インターフェイス (AXI4-MM または AXI4-S) のトランザクション レベル デバッグにも使用できます。
この ILA IP には、デバッグ マスター インターフェイスやソフトウェア通信および制御/ステータス管理用のコア (デバッグ ハブなど) に接続するための専用 AXIS インターフェイスがあります。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。