Vivado IP 릴리즈 노트
이 문서에는 모든 'Vivado™ IP 릴리즈 노트 - 모든 IP 변경 로그 정보' 답변 기록과 관련 Vivado Tools 릴리즈의 목록이 포함되어 있습니다.
by: AMD
ChipScope™ Pro IBERT core for Virtex™ 7 FPGA GTX transceivers는 사용자 지정 가능하며 Virtex 7 FPGA GTX 트랜시버 평가 및 모니터링을 위해 설계되었습니다.
사용자 지정 가능한 LogiCORE™ IP ChipScope™ Pro Integrated Bit Error Ratio Test (IBERT) core for 7 series FPGA GTP transceivers는 GTP 트랜시버를 평가하고 모니터링하도록 설계되었습니다. 이 코어에는 FPGA 로직에서 구현되는 패턴 생성기 및 검사기와 GTP 트랜시버의 포트 및 동적 재구성 포트 속성에 대한 액세스가 포함됩니다. 또한 JTAG를 통해 설계에 런타임 액세스가 가능하도록 통신 로직이 포함되어 있습니다. 이 코어는 이 문서에 설명된 대로 고객 구성에 따라 독립형 또는 개방형 설계로 사용할 수 있습니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.