AMD 연결성 기술

개요

AMD는 고객이 보다 빠르게 설계할 수 있도록 다양한 연결 솔루션을 구축합니다. FPGA에서 다양한 다른 칩셋에 연결할 수 있는 IP 인터페이스 솔루션부터 FPGA 내부의 로직을 연결하는 데 도움이 되는 IP 코어까지, AMD와 함께라면 설계를 보다 쉽고 빠르게 작성할 수 있습니다. AMD는 이러한 IP 솔루션과 함께 사용할 수 있는 여러 개발 보드 또한 제공합니다.

외부 연결성

AMD는 1M에서 400G까지의 이더넷 솔루션과 최대 25G까지 실행할 수 있는 다양한 다른 인터페이스 IP를 통해 대역폭 요구를 충족할 수 있습니다.

다음은 AMD에서 지원하는 주요 IP 인터페이스 블록입니다. SW 드라이버는 다수의 IP 솔루션과 함께 제공됩니다.

AMD에서 지원하는 주요 IP 인터페이스 블록

내부 연결성

AMD는 FPGA 로직 내에서 서로 다른 IP 블록을 연결하기 위한 여러 IP 솔루션을 제공합니다. 외부 인터페이스에는 다양한 프로토콜이 있지만 AMD는 IP 상호 연결을 AXI4 프로토콜로 표준화합니다.

AXI Memory Mapped와 AXI Stream 모두 데이터 이동에 사용할 수 있습니다. AXI Memory Mapped는 주소와 제어가 데이터와 함께 별도로 전송되어야 할 때 사용되며, 각각은 자체 AXI 버스로 전송됩니다. AXI Stream은 버스트 제한과 별도의 주소/제어 AXI 버스가 없는 고속 데이터를 스트리밍할 때 사용됩니다. AMD는 제어 인터페이스에 AXI Lite 또한 제공합니다.

AXI SmartConnect
AXI Memory Mapped 및/또는 AXI Lite 인터페이스를 연결하기 위한 최신 고속 솔루션으로, Vivado™ IP Integrator에서만 지원됩니다.¹

AXI Interconnect
AXI Memory Mapped 및/또는 AXI Lite 인터페이스를 연결하는 1세대 솔루션은 RTL 및 GUI 기반 Vivado IP Integrator에서 지원됩니다.¹

AXI Stream Interconnect
AXI Stream 기반 인터페이스를 연결하기 위한 고속 솔루션으로, RTL 및 GUI 기반 Vivado IP Integrator에서 지원됩니다.¹

AXI DMA
AXI Stream 및 AXI Memory Mapped 인터페이스를 함께 연결하는 솔루션입니다.

개발 보드