PL 集成前的早期 AI 引擎验证
- 使用基于软件的快速仿真，隔离验证 AI 引擎内核功能
- 使用 x86 仿真器进行位精确的快速算法调试和迭代
- 使用 AI 引擎仿真器获取周期近似的性能洞察
为什么需要对 AMD Versal™ AI 引擎和可编程逻辑进行异构仿真？
异构仿真是一种端到端的仿真流程，它允许工程师在硬件实现之前，于其首选的开发环境中对 AI 引擎 + PL 系统进行功能验证。这有助于更快、更从容地验证复杂的 AMD Versal™ 自适应 SoC 设计。
在原生环境中仿真，无需重写测试激励文件
直接在算法开发环境中进行仿真，无需重写测试激励文件或学习新的工作流程，从而更快地验证硬件行为。
- 复用现有的 MATLAB®、Simulink®、Python™、C++ (EA) 或 HDL 测试激励文件
- 消除在不同环境之间转换时，容易出错的测试激励文件开发过程
- 通过使用熟悉的工具，加速从算法到硬件的迭代过程
简化的 AI 引擎 + PL 系统异构仿真（Vitis 子系统）
为异构 Versal 器件设计提供单一、统一的仿真方法，助您在项目早期就对系统表现胸有成竹。
- 协同仿真 AI 引擎和可编程逻辑
- 以统一且一致的方法，取代分散的领域特定流程
- 更早发现集成问题，并减少后期功能不匹配
通过硬件在环 (HIL) 仿真加速系统验证
通过将功能仿真与实际硬件执行相结合，显著缩短验证周期
- （与 AMD 软件仿真流程相比）缩短系统级验证时间
- 通过芯片传输真实 I/O 数据，以获得更快、更清晰的调试见解
- 在最终硬件准备就绪之前，验证端到端吞吐量和行为
基于文本的仿真流程
基于文本的仿真流程是指使用 Python、C++、RTL 和 MATLAB 测试激励文件进行的仿真（区别于图形化、基于模型的流程，如 Simulink®）。
- 基于文本的流程
- 资源
AI 引擎与可编程逻辑异构仿真
AMD 仿真流程支持在设计的每个阶段对 AI 引擎和可编程逻辑 (PL) 进行协同仿真，从而使您能够在硬件阶段之前，尽早验证异构的 AMD Versal™ 自适应 SoC 系统、更快地优化性能，并降低集成风险。
基于文本的仿真流程资源
AMD YouTube 频道上的操作视频
基于模型的仿真流程
通过统一的 AI 引擎和可编程逻辑协同仿真，直接在 Simulink® 中验证异构 AMD Versal™ 自适应 SoC 设计。下文所述的 Vitis Model Composer 异构仿真流程，可作为 UG1483 中概述的硬件验证流程（适用于硬件仿真等步骤）的补充。
- 基于模型的流程
- 资源
适用于 AI 引擎和 PL 协同仿真的 AMD Vitis™ Model Composer
Vitis Model Composer 支持直接在 Simulink® 中协同仿真 AI 引擎和可编程逻辑 (PL)，从而以更低的风险来更早、更快地验证 AMD Versal™ 自适应 SoC 设计。
更早验证完整系统
- 通过单个 Simulink® 测试激励文件运行 AI 引擎和 PL 协同仿真
- 及早发现集成和性能问题，以避免代价高昂的返工
- 缩小算法设计与硬件实现之间的差距
高层次设计，硬件级精准
- 对 AI 引擎内核、PL（例如实现 DSP 功能的 LogicCORE IP）和 Simulink 组件进行统一建模
- 自动生成面向实际 AMD 硬件的 AI 引擎计算图
- 在抽象程度、周期精确仿真与事务级仿真之间取得平衡
真实的端到端系统洞察
- 通过 AXI 接口，对 AI 引擎、PL 和内存之间的真实数据移动进行仿真
- 在构建硬件之前验证功能、延迟和吞吐量
- 与 Vitis 工具链无缝集成
优化加速，硬件实现提速
- 快速探索 AI 引擎/PL 分区并优化性能瓶颈
- 沿用熟悉的 Simulink 可视化和调试工具
- 减少迭代、降低风险，并从容进入硬件阶段
基于模型的仿真流程资源
其他资源
Hackster.io 项目入门（Adam Taylor 专题）
了解如何使用 Vitis 统一异构系统流程构建嵌入式系统解决方案。