Por que fazer simulação heterogênea de lógica programável e mecanismos de IA do AMD Versal™?

A simulação heterogênea é um fluxo de simulação completo que permite aos engenheiros permanecerem em seu ambiente de desenvolvimento preferido enquanto validam funcionalmente os sistemas de mecanismo de IA + PL antes da implementação do hardware. Ela pode oferecer suporte à verificação de projetos complexos de SoC adaptativo AMD Versal™ de forma mais rápida e com maior confiança.

Simule em seu ambiente nativo, sem necessidade de reescrever o test bench

Valide o comportamento do hardware mais rapidamente simulando diretamente onde seus algoritmos são desenvolvidos — sem reescrever test benches ou aprender novos fluxos de trabalho.

  • Reutilize test benches existentes em MATLAB®, Simulink®, Python™, C++ (EA) ou HDL
  • Elimine o desenvolvimento de test benches suscetíveis a erros durante a conversão de um ambiente para outro
  • Acelere a iteração do algoritmo para o hardware permanecendo em ferramentas familiares

Simulação heterogênea simplificada para sistemas de mecanismo de IA + PL (subsistema Vitis)

Obtenha confiança no nível do sistema desde as fases iniciais com uma abordagem de simulação única e unificada para projetos de dispositivos Versal heterogêneos.

  • Simule o mecanismo de IA e a lógica programável em conjunto
  • Substitua fluxos fragmentados e específicos de domínio por uma metodologia consistente
  • Detecte problemas de integração mais cedo e reduza as incompatibilidades funcionais em estágio final

Validação acelerada do sistema com hardware-in-the-loop (HIL)

Reduza drasticamente os ciclos de validação combinando simulação funcional com execução real de hardware

  • Reduza o tempo de validação em nível de sistema (em comparação com os fluxos de simulação de software da AMD)
  • Transmita E/S real por chip para obter insights de depuração mais rápidos e claros
  • Valide a produtividade e o comportamento completos antes que o hardware final esteja pronto

Fluxo de simulação baseado em texto

Os fluxos de simulação baseados em texto se referem à simulação usando test benches em Python, C++, RTL e MATLAB (em vez de fluxos gráficos baseados em modelos, como Simulink®).

Simulação heterogênea de mecanismo de IA e lógica programável

Os fluxos de simulação da AMD permitem a cossimulação de mecanismos de IA e da lógica programável (PL) em cada estágio do projeto para que você possa validar sistemas com SoC adaptativos AMD Versal™ heterogêneos antecipadamente, otimizar o desempenho mais rapidamente e reduzir o risco de integração antes de ir para o hardware.

Validação de hardware-in-the-loop (HIL) com MATLAB® ou Python™

  • Execute projetos heterogêneos completos em chip real para validar a funcionalidade e o desempenho em estágio inicial
  • Simulação rápida ao conduzir o projeto em hardware a partir de test benches em MATLAB e Python
  • Atualmente, suporta o kit de desenvolvimento Versal Core (VCK190)
  • Um fluxo de hardware-in-the-loop complementa a simulação de software expondo o tempo real, o comportamento de hierarquia da memória e os efeitos no nível da placa que não são totalmente capturados no software ou na simulação de RTL, preservando as vantagens de produtividade dos ambientes de teste MATLAB ou Python de alto nível.

 

Recursos de fluxo de simulação baseado em texto

Tutoriais em vídeo no canal da AMD no YouTube

Simulação funcional do AMD Vitis™

Descubra como usar a simulação funcional do AMD Vitis™ (VFS) para validar projetos de SoC adaptativo Versal antes da implementação do hardware. Este módulo explica a simulação funcional para gráficos do mecanismo de IA e componentes de PL nos ambientes MATLAB e Python. 

Assistir agora

Fluxo de simulação baseado em modelo

Valide projetos heterogêneos de SoC adaptativo AMD Versal™ diretamente no Simulink® com cossimulação unificada de mecanismo de IA e lógica programável. O fluxo de simulação heterogênea para o Compositor de modelos Vitis descrito abaixo pode complementar o fluxo de validação de hardware descrito em UG1483 (para etapas como emulação de hardware).

Compositor de modelos AMD Vitis™ para cossimulação do mecanismo de IA e PL

O Compositor de modelos Vitis permite cossimular mecanismos de IA e a lógica programável (PL) diretamente no Simulink®, para que você possa validar projetos de SoC adaptativo AMD Versal™ mais cedo, mais rápido e com menos risco.

Valide sistemas completos mais cedo

  •  Execute a cossimulação do mecanismo de IA e PL a partir de um único test bench do Simulink®
  • Detecte problemas de integração e desempenho no início para evitar retrabalho dispendioso
  • Reduza a distância entre o projeto do algoritmo e a implementação do hardware

Projeto de alto nível com resultados precisos de hardware

  • Kernels do mecanismo de IA do modelo, PL (como IP LogicCore implementando funções DSP) e componentes do Simulink em conjunto
  • Gere automaticamente gráficos do mecanismo de IA direcionados ao hardware real da AMD
  • Equilibre a abstração com simulação precisa em nível de ciclo e transação

Insights realistas e completos sobre o sistema

  • Simule o movimento real de dados entre o mecanismo de IA, a PL e a memória usando interfaces AXI
  • Valide a funcionalidade, a latência e a produtividade antes da construção do hardware
  • Integre-se perfeitamente com a cadeia de ferramentas do Vitis

Otimização mais rápida, menos tempo até o hardware

  • Explore rapidamente o particionamento de mecanismo de IA/PL e otimize gargalos de desempenho
  • Permaneça no Simulink usando ferramentas familiares de visualização e depuração
  • Reduza as iterações, diminua os riscos e migre para o hardware com confiança

Recursos do fluxo de simulação baseado em modelo

Recursos adicionais

Comece a usar os projetos Hackster.io (com Adam Taylor)

Aprenda a criar uma solução de sistema incorporada usando o fluxo de sistema heterogêneo unificado Vitis.

Hardware-in-the-loop com Python™
Simulação funcional do AMD Vitis com Python
Simulação do subsistema AMD Vitis (mecanismo de IA + PL) com Vivado XSIM™
Simulação funcional do AMD Vitis com MATLAB

Webinars

Hardware-in-the-loop com Python com Adam Taylor

Em breve

Curso de treinamento

Tutorial do GitHub