Warum heterogene Simulation von AMD Versal™ KI-Engines und programmierbarer Logik?

Heterogene Simulation ist ein durchgängiger Simulations-Flow, mit dem Ingenieure in ihrer bevorzugten Entwicklungsumgebung bleiben und KI-Engine- + PL-Systeme vor der Hardwareimplementierung funktionell validieren können. Dies kann die Verifizierung komplexer adaptiver AMD Versal™ SoC-Designs schneller und zuverlässiger unterstützen.

Simulation in Ihrer nativen Umgebung – kein Umschreiben der Testbench

Validieren Sie das Hardwareverhalten schneller, indem Sie direkt dort simulieren, wo Ihre Algorithmen entwickelt werden – ohne Umschreiben der Testbenches oder Erlernen neuer Workflows.

  • Wiederverwenden vorhandener MATLAB®-, Simulink®-, Python™-, C++ (EA)- oder HDL-Testbenches
  • Eliminieren fehleranfälliger Testbench-Entwicklung während der Umwandlung von einer Umgebung in eine andere
  • Beschleunigen der Iteration vom Algorithmus zur Hardware, indem bekannte Tools verwendet werden

Vereinfachte heterogene Simulation für KI-Engine- + PL-Systeme (Vitis Subsystem)

Profitieren Sie frühzeitig von der Zuverlässigkeit auf Systemebene mit einem einheitlichen Simulationsansatz für heterogene Versal Gerätedesigns.

  • Gemeinsames Simulieren der KI-Engine und programmierbaren Logik
  • Ersetzen fragmentierter, domänenspezifischer Flows durch eine einheitliche Methodik
  • Früheres Erkennen von Integrationsproblemen und Reduzieren funktionaler Abweichungen in späten Phasen

Beschleunigte Systemvalidierung mit Hardware-in-the-Loop (HIL)

Drastisches Verkürzen der Validierungszyklen durch die Kombination von funktionaler Simulation mit echter Hardwareausführung

  • Verkürzen der Validierungszeit auf Systemebene (im Vergleich zu Simulations-Flows der AMD Software)
  • Streamen echter E/A über den Chip für schnellere, klarere Debug-Erkenntnisse
  • Validieren des durchgängigen Durchsatzes und Verhaltens, bevor die endgültige Hardware bereit ist

Textbasierter Simulations-Flow

Textbasierte Simulations-Flows beziehen sich auf Simulationen mit Python-, C++-, RTL- und MATLAB-Testbenches (im Gegensatz zu grafischen, modellbasierten Flows wie Simulink®).

Heterogene Simulation für KI-Engine und programmierbare Logik

AMD Simulations-Flows ermöglichen die Co-Simulation von KI-Engine und programmierbarer Logik (PL) in jeder Phase der Designs. So können Sie heterogene adaptive AMD Versal™ SoC-Systeme frühzeitig validieren, die Performance schneller optimieren und Integrationsrisiken reduzieren, bevor Sie zur Hardware wechseln.

HIL-Validierung (Hardware-in-the-Loop) mit MATLAB® oder Python™

  • Ausführen der vollständigen heterogenen Designs auf einem echten Chip, um die Funktionalität und die Performance frühzeitig zu validieren
  • Schnelles Simulieren während der Entwicklung des Designs in der Hardware über MATLAB- und Python-Testbenches
  • Unterstützt derzeit das Versal Core (VCK190) Entwicklungskit
  • Ein Hardware-in-the-Loop-Flow ergänzt die Softwaresimulation durch die Darstellung von echtem Timing, Verhalten der Speicherhierarchie und Effekten auf Platinenebene, die in der Software- oder RTL-Simulation nicht vollständig erfasst werden, während gleichzeitig die Produktivitätsvorteile von MATLAB- oder Python-Testumgebungen auf hoher Ebene erhalten bleiben.

 

Textbasierter Simulations-Flow – Ressourcen

Erläuternde Videos auf dem YouTube-Kanal von AMD

AMD Vitis™ Functional Simulation

Erfahren Sie, wie Sie AMD Vitis™ Functional Simulation (VFS) verwenden können, um adaptive Versal SoC-Designs vor der Hardwareimplementierung zu validieren. In diesem Modul wird die funktionale Simulation von KI-Engine-Graphen und PL-Komponenten in MATLAB- und Python-Umgebungen erläutert. 

Jetzt ansehen

Modellbasierter Simulations-Flow

Validieren Sie heterogene adaptive AMD Versal™ SoC-Designs direkt in Simulink® mit vereinheitlichter Co-Simulation von KI-Engine und programmierbarer Logik. Der unten beschriebene heterogene Simulations-Flow für Vitis Model Composer kann den in UG1483 beschriebenen Hardwarevalidierungs-Flow ergänzen (für Schritte wie die Hardwareemulation).

AMD Vitis™ Model Composer für KI-Engine- und PL-Co-Simulation

Mit Vitis Model Composer können Sie KI-Engine und programmierbare Logik (PL) direkt in Simulink® simulieren, sodass Sie adaptive AMD Versal™ SoC-Designs früher, schneller und mit geringerem Risiko validieren können.

Vollständige Systeme früher validieren

  •  Ausführen der KI-Engine- und PL-Co-Simulation von einer einzigen Simulink® Testbench
  • Frühzeitiges Erkennen von Integrations- und Performance-Problemen, um kostspielige Nacharbeiten zu vermeiden
  • Schließen der Lücke zwischen Algorithmusdesign und Hardwareimplementierung

High-Level-Design mit hardwaregenauen Ergebnissen

  • Gemeinsames Modellieren von KI-Engine-Kerneln, PL (wie LogicCore IP, das DSP-Funktionen implementiert) und Simulink-Komponenten
  • Automatisches Generieren von KI-Engine-Graphen, die auf echte AMD Hardware ausgerichtet sind
  • Abgleichen der Abstraktion mit zyklusgenauer Simulation und Simulation auf Transaktionsebene

Realistische, durchgängige Systemeinblicke

  • Simulieren echter Datenbewegungen über KI-Engine, PL und Speicher hinweg mithilfe von AXI-Schnittstellen
  • Überprüfen von Funktionalität, Latenz und Durchsatz, bevor Hardware erstellt wird
  • Nahtloses Integrieren in die Vitis Toolchain

Schnellere Optimierung, schnellere Hardwarebereitstellung

  • Schnelles Ermitteln von KI-Engine/PL-Partitionierung und Optimieren von Performance-Engpässen
  • Verbleiben bei Simulink mit bekannten Visualisierungs- und Debugging-Tools
  • Reduzieren der Iterationen, Senken der Risiken und zuverlässiges Wechseln auf Hardware

Modellbasierter Simulations-Flow – Ressourcen

Vitis Model Composer – Übersicht

In diesem Video erhalten Sie einen Überblick über das AMD Vitis™ Model Composer Tool und es wird erklärt, wie Sie HDL, HLS und KI-Engine-Designs erstellen und simulieren. Darüber hinaus wird erläutert, wie ein heterogenes Design erstellt wird (d. h. ein Design sowohl mit KI-Engine als auch programmierbaren Logikkomponenten).

Video ansehen

Weitere Ressourcen

Erste Schritte mit Hackster.io Projekten (mit Adam Taylor)

Erfahren Sie, wie Sie mithilfe des heterogenen System-Flows von Vitis Unified eine integrierte Systemlösung erstellen.

Hardware-in-the-Loop mit Python™
AMD Vitis Functional Simulation mit Python
AMD Vitis Subsystem (KI-Engine + PL) Simulation mit Vivado XSIM™
AMD Vitis Functional Simulation mit MATLAB

Online-Seminare

Hardware-in-the-Loop mit Python mit Adam Taylor

​Bald erhältlich

Schulungskurs

GitHub-Tutorial