PL 統合前の AI エンジン早期検証
- 高速なソフトウェアベースのシミュレーションにより、AI エンジン カーネルの機能を単体で検証
- x86 シミュレータを使用して、ビット精度のアルゴリズムのデバッグと反復開発を迅速化
- AI エンジン シミュレータを使用して、サイクル近似のパフォーマンスを把握する
AMD Versal™ AI エンジンとプログラマブル ロジックのヘテロジニアス シミュレーションを採用すべき理由
ヘテロジニアス シミュレーションは、エンジニアが使い慣れた開発環境のまま、ハードウェア実装前に AI エンジンと PL で構成されるシステムの機能検証を可能にするエンドツーエンドのシミュレーション フローです。これにより、複雑な AMD Versal™ アダプティブ SoC デザインを、より迅速かつ高い信頼性で検証できます。
使い慣れた開発環境でシミュレーション ー テストベンチの書き直しは不要
テストベンチの書き直しや新しいワークフローの習得を必要とせず、アルゴリズム開発環境のままシミュレーションを実行できるため、ハードウェアの動作検証を迅速化できる。
- 既存の MATLAB®、Simulink®、Python™、C++ (EA)、または HDL テストベンチを再利用
- 開発環境間の変換時に発生しがちな、ミスの起きやすいテストベンチ開発を回避
- 使い慣れたツールを使用することで、アルゴリズムからハードウェア実装までの開発サイクルを高速化
AI エンジンと PL で構成されるシステム向けの、簡素化されたヘテロジニアス シミュレーション (Vitis サブシステム)
単一の統合されたシミュレーション手法により、ヘテロジニアス Versal デバイス設計をシステム レベルで早期に検証できる。
- AI エンジンとプログラマブル ロジックを同時にシミュレーション
- 分断された分野別のフローを、1 つの統一された手法に統合
- 統合時の問題を早期に検出し、開発後期での機能不一致を低減
HIL (Hardware-in-the-Loop) によるシステム検証の高速化
機能シミュレーションと実際のハードウェア実行を組み合わせることで、検証サイクルを大幅に短縮
- システム レベルの検証時間を短縮 (AMD ソフトウェア シミュレーション フローと比較)
- 実際の I/O をシリコン経由でストリーム処理し、より迅速で明確なデバッグを実現
- 最終ハードウェア完成前に、エンドツーエンドのスループットと動作を検証
テキストベース シミュレーション フロー
テキストベース シミュレーション フローとは、Python、C++、RTL、MATLAB のテストベンチを使用するシミュレーションであり、Simulink® などのグラフィカルなモデルベース フローとは異なる方式である。
- テキストベース フロー
- リソース
AI エンジンとプログラマブル ロジックのヘテロジニアス シミュレーション
AMD シミュレーション フローでは、設計の各段階で AI エンジンとプログラマブル ロジック (PL) の協調シミュレーションが可能です。このため、ヘテロジニアスな AMD Versal™ アダプティブ SoC システムを早期に検証し、パフォーマンスの最適化を迅速に進める共に、ハードウェア実装前の統合リスクを低減できます。
テキストベース シミュレーション フローのリソース
AMD YouTube チャンネルの解説動画
モデルベース シミュレーション フロー
統一された AI エンジンとプログラマブル ロジックの協調シミュレーションにより、ヘテロジニアスな AMD Versal™ アダプティブ SoC デザインを Simulink® 上で直接検証できます。次に示す Vitis Model Composer のヘテロジニアス シミュレーション フローは、UG1483 で解説されているハードウェア検証フロー (ハードウェア エミュレーションなどの手順) を補完するものです。
- モデルベース フロー
- リソース
AMD Vitis™Model Composer による AI エンジンと PL の協調シミュレーション
Vitis Model Composer を使用すると、Simulink® 上で AI エンジンとプログラマブル ロジック (PL) の協調シミュレーションが可能なため、AMD Versal™ アダプティブ SoC デザインをより早く、より迅速に、より低リスクで検証できます。
システム全体を早期に検証
- 単一の Simulink® テストベンチから AI エンジンと PL の協調シミュレーションを実行
- 統合やパフォーマンスの問題を早期に検出し、コストのかかる再作業を回避
- アルゴリズム設計とハードウェア実装のギャップを縮小
ハードウェア精度の結果を得られる高レベル設計
- AI エンジン カーネル、PL (DSP 機能を実装する LogicCore IP など)、および Simulink コンポーネントを統合してモデル化
- 実際の AMD ハードウェアを対象とした AI エンジン グラフを自動生成
- サイクル精度およびトランザクションレベル シミュレーションにより抽象度のバランスをとる
現実的なエンドツーエンドのシステム解析
- AXI インターフェイスを使用して、AI エンジン、PL、メモリ間の実際のデータ移動をシミュレーション
- ハードウェア構築前に機能、レイテンシ、スループットを検証
- Vitis ツールチェーンとシームレスに統合
より迅速な最適化とハードウェア実装までの時間短縮
- AI エンジンと PL のパーティションを迅速に検討し、性能ボトルネックを最適化
- Simulink の使い慣れた可視化機能とデバッグ ツールを活用
- 反復回数を削減し、リスクを低減しながら確実にハードウェア実装へ移行
モデルベース シミュレーション フローのリソース
その他のリソース
Hackster.io プロジェクトを開始 (Adam Taylor による解説)
Vitis 統合ヘテロジニアス システム フローを使用したエンベデッド システム ソリューションの作成方法を説明します。