AMD Spartan™ UltraScale+™ XA FPGA 產品優勢

由於邊緣端連接的器件和感測器越來越多,所以需要能處理大量資料的安全器件。全新的 Spartan UltraScale+ XA FPGA 經過成本最佳化並具備高 I/O,可協助汽車設計師快速克服各項挑戰,提供打造鏡頭與 LiDAR 系統所需要的低成本、能效和現代化安全性功能。

屢經考驗。深受信賴。歷久彌新。

有了至少 15 年起跳的典型使用壽命,您可以放心依靠 AMD 器件來維持您設計的生命週期:AMD 7 系列 FPGA 和自適應 SoC 的供貨期延長到 2040 年,AMD UltraScale+™ FPGA 和自適應 SoC 則延長到 2045 年。

 

閱讀部落格

高 I/O、低功耗,具備最高水準的安全功能
  • 採用 28 nm 與更小製程技術製造的 FPGA,有著業界最高的 I/O 對邏輯單元比1
  • 相較於前一代,16 奈米 FinFET 製程最高可將總耗電量減少 30%2
  • XASU35P 器件支援 MIPI D-PHY,通道速率最高可達 2.5 Gb/s,符合點雲生成的必要資料速率。
使用歷經實證的設計工具加快設計收斂速度
  • 自 2012 年至今,始終穩定投產且品質卓越的 AMD Vivado™ Design Suite
  • 一項工具就能因應整個 FPGA 產品組合的模擬至驗證作業
值得信賴的供應商,一次設計抵用數年
  • AMD 的 FPGA 事業已發展近 40 年,器件出貨量達到數十億
  • 產品生命週期逾 15 年,現場可升級性有助於獲得最長的設計壽命

基礎建構模塊

Spartan UltraScale+ XA FPGA 具備先進 I/O 功能、低耗電量和最高水準的安全功能,非常適合在邊緣實作汽車設計。

Spartan UltraScale+ XA FPGAs diagram

產品表格

XA SU35P
系統邏輯單元 (K) 36
CLB LUT (K) 16
DSP 配量 48
RAM 總量 (Mb)* 1.93
整合式記憶體控制器 LPDDR4X /5 0
收發器(16.375 Gb/s 或 12.5 Gb/s) 0
PCI Express® 0
最大 I/O 腳位 304

* RAM 總量 = 最大分散式 RAM + 總區塊 RAM + 總 UltraRAM

請根據器件資料表或產品指南,核實上表所有資料。

支援與資源

聯絡銷售人員

我們的銷售團隊會根據您的特定需求,協助您做出最佳的技術決策。

尾註
  1. 最高每邏輯單元 I/O 是根據 AMD 內部分析,分析的資料根據為 AMD Spartan UltraScale+ SU10P FPGA 產品資料表,以及 Efinix、Intel、Lattice 和 Microchip 同級 FPGA 競品的已發佈產品資料表,競品的節點大小均在 28 nm 以下。每 I/O 成本降低是根據截至 2024 年 2 月的 AMD 清單價格,比較為了完成至少要 200 GPIO 的設計,AMD Spartan UltraScale+ SU10P 與 AMD Spartan 7 7S50 各需多少成本。(SUS-011)
  2. 此推估是根據 2024 年 1 月的 AMD 實驗室內部分析,使用根據 AMD Artix UltraScale+ AU7P FPGA 邏輯單元計數差異的總功耗計算(靜態加動態功耗),去估算 16 nm AMD Spartan UltraScale+ SU35P FPGA 對比 28 nm AMD Artix 7 7A35T FPGA 的功耗,估算工具是 Xilinx Power Estimator (XPE) 工具 2023.1.2 版。總功耗估算和推估將在產品上市時,因設計、配置、使用情況和其他因素而有所不同。(SUS-003)