AXI Interconnect
作者: AMD
AXI Interconnect IP 將一或多個 AXI 記憶體對應型主器件,連接至一或多個記憶體對應型從器件。此 AXI 介面符合 Arm® 的進階微控制器匯流排架構 (Advanced Microcontroller Bus Architecture, AMBA®) AXI 第 4 版規格,包括 AXI4-Lite 控制暫存器介面子集。
- 設計工具支援: Vivado Software
- 隨附於: Vivado Software
- 授權: End User License Agreement
- 器件支援: Artix 7, Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Zynq UltraScale+ MPSoC